瀾起科技DDR5一代時鐘驅(qū)動器芯片試產(chǎn)成功
4 月 10 日，瀾起科技發(fā)布了先行試產(chǎn)的 DDR5 第一子代時鐘驅(qū)動器芯片（簡稱 CKD）。此芯將增強處理器與內(nèi)存間的數(shù)據(jù)傳輸速度與穩(wěn)定性，滿足更高 CPU 性能需求。
過去，寄存時鐘驅(qū)動器（RCD）芯片即具備時鐘驅(qū)動功能，常用于服務器領域的 RDIMM 或 LRDIMM 模組，而尚未引入 PC 端前的道路。時至今日，隨著 DDR5 技術的迅猛發(fā)展，當數(shù)據(jù)速率升至 6400MT/s以上時，CKD 已然成為客戶端內(nèi)存模組不可或缺的核心部件。
具體而言，瀾起科技此款 CKD 適用于 DDR5 CUDIMM、CSODIMM 及 CAMM 等客戶端內(nèi)存模組。它能夠緩沖處理器與 DRAM 間的時鐘信號，確保高速信號的完美傳輸以及可靠性。此外，這種芯片符合 JEDEC DDR5CKD01 規(guī)范，數(shù)據(jù)速率高達 7200MT/s，能提供雙邊帶總線地址訪存以及 I2C、I3C 接口服務。而且，借助配置寄存器的調(diào)整，它可以隨心所欲地改變輸出特性，甚至關閉不必要的信號以節(jié)省能源消耗。
據(jù)瀾起科技官方透露，已與業(yè)界眾多主流客戶端 CPU、內(nèi)存制造商啟動了深入合作，并開始向內(nèi)存制造商大規(guī)模出貨。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
驅(qū)動器
+關注
關注
54文章
8931瀏覽量
152219 -
瀾起科技
+關注
關注
0文章
125瀏覽量
15356 -
DDR5
+關注
關注
1文章
451瀏覽量
25384
發(fā)布評論請先 登錄
相關推薦
熱點推薦
?CDC329A 時鐘驅(qū)動器技術文檔總結(jié)
該CDC329A包含一個時鐘驅(qū)動器電路，該電路將一個輸入信號分配到六個輸出，時鐘分配的偏斜最小。通過使用極性控制輸入（T\/C），可以獲得真輸出和互補輸出的各種組合。
該CDC3
?CDC340 1線至8線時鐘驅(qū)動器技術文檔總結(jié)
CDC340 是一款高性能時鐘驅(qū)動器電路，可將一 （A） 輸入信號分配給八 （Y） 輸出，時鐘分配偏斜最小。通過使用控制引腳（1G 和 2G），無論 A 輸入如何，輸出都可以置于高電平
?CDC516 3.3V相位鎖定環(huán)時鐘驅(qū)動器技術文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 將反饋輸出 （FBOUT） 與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為與同步 DRAM
?CDC509 3.3V相位鎖定環(huán)時鐘驅(qū)動器技術文檔總結(jié)
CDC509 是一款高性能、低偏斜、低抖動、鎖相環(huán) （PLL） 時鐘驅(qū)動器。它使用 PLL 在頻率和相位上將反饋 （FBOUT） 輸出精確對齊到時鐘 （CLK） 輸入信號。它專為與同步 DRAM
?CDCLVP215 低電壓雙差分1:5 LVPECL時鐘驅(qū)動器技術文檔總結(jié)
CDCLVP215時鐘驅(qū)動器將兩倍的一對差分時鐘對LVPECL（CLKA、CLKB）分配給5對差分LVPECL時鐘（QA0..QA4、QB0
精準時鐘，驅(qū)動未來 ----瀾起科技發(fā)布多款高性能時鐘芯片
上海2025年8月8日 /美通社/ -- 瀾起科技今日宣布，繼時鐘發(fā)生器芯片成功量產(chǎn)后，公司旗下時鐘
漲價！部分DDR4與DDR5價差已達一倍！
電子發(fā)燒友網(wǎng)綜合報道，TrendForce報告顯示，6月初，DDR4和DDR5芯片在現(xiàn)貨市場上的價格已基本持平，有些DDR4芯片的價格甚至高
威剛工控發(fā)布DDR5 6400高性能內(nèi)存
產(chǎn)品均內(nèi)置了先進的時鐘驅(qū)動器(CKD)芯片，確保了數(shù)據(jù)傳輸?shù)母咚倥c穩(wěn)定。同時，為了滿足不同用戶的需求，威剛提供了8GB、16GB與32GB三種存儲容量選項，用戶可以根據(jù)自己的實際需求進行選擇。 在
瀾起科技成功送樣DDR5第二子代MRCD與MDB套片
近日，瀾起科技宣布了一項重要研發(fā)進展：其自主研發(fā)的第二子代多路復用寄存時鐘驅(qū)動器(MRCD)和第二子代多路復用數(shù)據(jù)緩沖器(MDB)套片，已
瀾起科技最新MRCD與MDB套片成功送樣
瀾起科技今日正式宣布，其最新研發(fā)的第二子代多路復用寄存時鐘驅(qū)動器(MRCD)和多路復用數(shù)據(jù)緩沖器(MDB)套片，已經(jīng)成功向全球各大內(nèi)存廠商送
創(chuàng)見推出DDR5 6400 CUDIMM內(nèi)存條
玩家及高效能工作需求者設計。它在標準DDR5 UDIMM的基礎上導入了CKD客戶端時鐘驅(qū)動器芯片，原生支持更高傳輸速率，能有效減少數(shù)據(jù)傳輸延遲，特別適合需要更高帶寬和穩(wěn)定性的高性能桌面電腦系統(tǒng)。 對于游戲玩家來說，在運行大型3A
瀾起科技成功送樣DDR5第二子代MRCD和MDB套片
瀾起科技今日宣布，其最新研發(fā)的第二子代多路復用寄存時鐘驅(qū)動器(MRCD)和多路復用數(shù)據(jù)緩沖器(MDB)套片已成功向全球主要內(nèi)存廠商送樣。該套
DDR5內(nèi)存與DDR4內(nèi)存性能差異
DDR5內(nèi)存與DDR4內(nèi)存性能差異 隨著技術的發(fā)展，內(nèi)存技術也在不斷進步。DDR5內(nèi)存作為新一代的內(nèi)存技術，相較于DDR4內(nèi)存，在性能上有著
DDR5內(nèi)存的工作原理詳解 DDR5和DDR4的主要區(qū)別
DDR5內(nèi)存的工作原理詳解 1. DDR5內(nèi)存簡介 DDR5（Double Data Rate 5）是第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲
瀾起科技CKD芯片預計明年迎來規(guī)模應用
瀾起科技在近期接受機構(gòu)調(diào)研時透露，其時鐘驅(qū)動器芯片（CKD）正逐步邁向規(guī)?；瘧玫男码A段。這款CKD芯片專為CUDIMM/CSODIMM內(nèi)存
工商網(wǎng)監(jiān)
評論