電子發(fā)燒友網(wǎng)報道（文/周凱揚）對于任何試圖將半導(dǎo)體工藝推進至埃米級的晶圓廠而言，GAA和背面供電似乎都成了逃不開的兩大技術(shù)。GAA和背面供電在滿足芯片性能標準的同時，進一步改善了功耗和面積，可以說是高端芯片下一輪實現(xiàn)PPA全面提升的關(guān)鍵。

目前絕大多數(shù)晶圓廠已經(jīng)確定了GAA這一晶體管架構(gòu)上改變，然而在背面供電何時投入應(yīng)用上，頭部三大晶圓廠卻沒那么堅定。背面供電技術(shù)可以有效改善供電線路的空間占用，并減少電力傳輸過程中造成的損失。照理說這種供電網(wǎng)絡(luò)方式的改進應(yīng)該大力普及，但絕大多數(shù)晶圓廠似乎都更愿意將這一技術(shù)推遲至2nm甚至更晚的節(jié)點上。

英特爾：率先實現(xiàn)背面供電，與RibbonFET同步

作為才進入晶圓代工市場沒多久，且此前在工藝水平上落后不少的英特爾，卻成了背面供電技術(shù)的先行者。在2024年上半年投產(chǎn)的20A節(jié)點上，英特爾將成為業(yè)界首個將背面供電技術(shù)應(yīng)用于量產(chǎn)節(jié)點的廠商，而該節(jié)點也將首次引入英特爾的GAA版本，RibbonFET晶體管。

早在去年，英特爾就在Blue Sky Creek這一測試芯片驗證了PowerVia背面供電技術(shù)的優(yōu)勢。Blue Sky Creek是基于英特爾去年底發(fā)布的Meteor Lake處理器中能效核（E-Core）打造的，在PowerVia的設(shè)計下，核心頻率有了5%以上的提升，單元密度達到90%以上。

英特爾工藝路線圖 / 英特爾

根據(jù)英特爾說法，由于PowerVia這類背面供電技術(shù)減少了互聯(lián)層這個生產(chǎn)成本最高、工序較為復(fù)雜的部分，也就意味著在先進工藝上的制造成本會有所減少，同時EUV參與的工作量也會一并減少。

盡管如此，良率依然是英特爾最關(guān)心的，要想真正做到大規(guī)模量產(chǎn)，良率達標才是該工藝節(jié)點正式投入使用的標志。英特爾在去年試驗階段的目標是讓基于PowerVia的Intel 4芯片與九個月前的Intel 4芯片良率匹配。隨后在Intel 20A上達到類似的良率目標，并用于今年發(fā)售的Arrow Lake處理器上。

臺積電：2025年進入開始采用GAAFET，但背面供電缺席2nm

今年4月的北美技術(shù)研討會上，臺積電也對其工藝路線圖進行了更新，不過在時間節(jié)點上的計劃并沒有改變：基于第一代GAAFET技術(shù)的N2節(jié)點將于2025年下半年開始量產(chǎn)，而新能改良版的N2P將于2026年末接替N2的位置，同年也會推出電壓加強版的N2X節(jié)點。

臺積電SPR技術(shù) / 臺積電

不過有趣的是，臺積電的技術(shù)路線發(fā)生了改變，N2P不再加入此前宣布的背面供電技術(shù)，臺積電決定將該技術(shù)的應(yīng)用推遲至A16節(jié)點。在臺積電2023年的路線圖中，N2P基于N2節(jié)點的改善之一就是加入SPR背面供電技術(shù)，不過好在A16節(jié)點的投產(chǎn)目標也在2026年，只不過預(yù)計在年末的時段。

臺積電對其背面供電技術(shù)的命名為Super Power Rail（SPR），并表示該技術(shù)最適合用于HPC產(chǎn)品，因為此類產(chǎn)品往往具備復(fù)雜的信號路線和密集的供電網(wǎng)絡(luò)。相較于N2P，A16在背面供電技術(shù)的加持下，可以實現(xiàn)在同電壓下8%-10%的速度提升，在同樣的速度下可以將功耗降低15%-20%，芯片密度則會實現(xiàn)1.07至1.1倍的提升。

根據(jù)臺積電的說法，他們的SPR技術(shù)直接將背面供電網(wǎng)絡(luò)與每個晶體管的源極和漏極相連，就面積效率而言這是最有效的一個技術(shù)路線，在生產(chǎn)方面，這是最復(fù)雜或者說最昂貴的一條路線，或許也是因為考慮到成本和效率之類的原因，臺積電才決定將其延后至A16節(jié)點。

與另外兩家不同的是，臺積電并沒有披露更多2nm之后的工藝節(jié)點，目前只有一個A16節(jié)點，而三星和英特爾都已經(jīng)公開了在1.4nm工藝上的計劃。臺積電是否在進入埃米時代后，繼續(xù)保持性能、良率和產(chǎn)量上的三重優(yōu)勢，依然值得我們持續(xù)關(guān)注。

三星：改良版2nm，PPA全面提升

在2024年之前，三星的計劃是在SF1.4這一1.4nm節(jié)點上用上背面供電技術(shù)，如果以過去的工藝路線圖來看，三星在2027年才會將背面供電技術(shù)集成在最新工藝上，明顯要晚于另外兩家競爭對手。但三星在背面供電技術(shù)上的研究早就開始了，去年他們也為兩個基于Arm架構(gòu)的測試芯片實現(xiàn)了背面供電，雖然并沒有透露工藝節(jié)點，但三星表示在測試的兩個節(jié)點下分別實現(xiàn)了10%和19%的芯片面積減少。

三星最新工藝路線圖 / 三星

然而在近日舉辦的三星北美SFF大會上，三星發(fā)布了全新的工藝路線圖，主要是在2nm節(jié)點上進行了更新。從原先的SF2和SF2P兩個節(jié)點，再增加三個節(jié)點，分別是SF2X、SF2Z和SF2A。其中SF2和SF2P依然是針對移動應(yīng)用打造，而SF2X和SF2Z則是為了HPC/AI應(yīng)用打造，同時三星也把背面供電率先集成在SF2Z上，SF2A則是針對汽車應(yīng)用打造的節(jié)點。

SF2和SF2P兩大節(jié)點分別計劃25年和26年量產(chǎn)，SF2X計劃26年量產(chǎn)，而SF2Z和SF2A分別定在27年量產(chǎn)。由此看來，雖然路線圖有所更新，但三星依然是最后一個用上背面供電技術(shù)的晶圓廠，作為從2022年起就開始生產(chǎn)GAA的晶圓廠，三星在GAA的技術(shù)成熟度上應(yīng)該不輸其他兩家。

三星在本次SFF大會上，也再次保證1.4nm的SF1.4工藝準備工作仍在穩(wěn)步進行，性能和良率目標不變，且與SF2Z一樣，預(yù)計于2027年進入大規(guī)模量產(chǎn)。作為“超越摩爾”工作的一環(huán)，三星也在持續(xù)尋求材料和架構(gòu)上的創(chuàng)新，從而在1.4nm之后的工藝上實現(xiàn)突破。

被謹慎對待的背面供電技術(shù)

與傳統(tǒng)的正面供電技術(shù)相比，背面供電技術(shù)無疑可以提高芯片性能，有的甚至還能進一步降低成本，但在技術(shù)成熟前，晶圓廠面臨的是良率、可靠性、散熱和調(diào)試性能上可能存在的多重問題，所以絕大多數(shù)晶圓廠仍在權(quán)衡，或許今年下半年英特爾推出的Arrow Lake處理器能給我們一個參考。

與此同時，晶體管密度也可能不再是劃分先進與成熟工藝的唯一標準，從這三家廠商的路線圖來看，即便未來進一步改進的3nm或4nm節(jié)點，很可能還是會繼續(xù)使用FinFET和傳統(tǒng)正面供電技術(shù)。