chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)鐘電路設(shè)計(jì)之抖動(dòng)衰減時(shí)鐘設(shè)計(jì)與應(yīng)用技巧

Silicon Labs ? 來(lái)源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-11-01 06:56 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在這篇文章中,我將會(huì)介紹一個(gè)有趣的時(shí)鐘芯片反饋裝置。它可能意外發(fā)生,或作為嘗試恢復(fù)或測(cè)試模式,但通常應(yīng)該如所解釋的那樣避免。此外,了解Ouroboros時(shí)鐘可能有助于在復(fù)雜的定時(shí)應(yīng)用中解釋一些奇怪的行為。在深入了解“Ouroboros”時(shí)鐘之前,我們來(lái)看一下基本的時(shí)鐘切換術(shù)語(yǔ)和標(biāo)準(zhǔn)輸入時(shí)鐘切換配置。歡迎點(diǎn)擊閱讀原文觀看全文!

一些基本時(shí)鐘切換術(shù)語(yǔ)

時(shí)鐘芯片通常支持基于某些限定條件(例如LOSLoss of Signal))或OOFOut of Frequency)的條件,從一個(gè)輸入時(shí)鐘切換到另一個(gè)輸入時(shí)鐘。以下是最常用的術(shù)語(yǔ):

自由模式

基于附加晶體或其他諧振器的輸出時(shí)鐘,或替代外部參考時(shí)鐘。輸出時(shí)鐘的頻率穩(wěn)定性,漂移和抖動(dòng)特性由芯片的晶振決定,與輸入時(shí)鐘無(wú)關(guān)。

保持模式

輸出時(shí)鐘基于所選輸入時(shí)鐘的歷史頻率數(shù)據(jù),并且在輸入時(shí)鐘丟失并且沒(méi)有有效的備用可用時(shí)使用。通常歷史數(shù)據(jù)必須在一些最短時(shí)間內(nèi)被收集,以被認(rèn)為是有效的。頻率精度與收集的數(shù)據(jù)一樣好。

鎖定模式

輸出時(shí)鐘頻率和相位鎖定到所選擇的輸入時(shí)鐘,即正常操作。

標(biāo)準(zhǔn)輸入時(shí)鐘切換配置

考慮下圖中的兩個(gè)抖動(dòng)衰減器時(shí)鐘IC級(jí)聯(lián)的圖示。這可能用于額外的抖動(dòng)衰減或優(yōu)化頻率的計(jì)劃和分配。為了說(shuō)明,這些設(shè)備被描繪為非常簡(jiǎn)化的Si5345框圖。在該圖中,IN0IN3提供給設(shè)備#1兩個(gè)輸入時(shí)鐘。

在典型的應(yīng)用中,一個(gè)時(shí)鐘可以被認(rèn)為是時(shí)鐘,另一個(gè)被認(rèn)為是輔助時(shí)鐘。主時(shí)鐘可能會(huì)從網(wǎng)絡(luò)數(shù)據(jù)恢復(fù),而輔助時(shí)鐘則依賴(lài)本地振蕩器。如果主時(shí)鐘故障或被LOSOOF取消資格,則時(shí)鐘芯片切換到輔助時(shí)鐘。這通常旨在使下游設(shè)備保持運(yùn)行。如果主時(shí)鐘返回并且有效,那么根據(jù)所選擇的選項(xiàng),時(shí)鐘IC可能會(huì)還原到它。

這里的推測(cè)是,只要這兩個(gè)時(shí)鐘中的任何一個(gè)存在,則在OUT0處產(chǎn)生有效的鎖定模式時(shí)鐘,從而向下游設(shè)備#2提供輸入時(shí)鐘。實(shí)際上,如果設(shè)備#1的兩個(gè)輸入時(shí)鐘都丟失,則設(shè)備可以進(jìn)入保持模式,如上所述,甚至是自由模式,并且仍然產(chǎn)生臨時(shí)合理的輸出時(shí)鐘。

時(shí)鐘配置

在標(biāo)準(zhǔn)應(yīng)用中,下行時(shí)鐘不反饋到上行時(shí)鐘輸入。相反,它們通常是上游獨(dú)立穩(wěn)定或數(shù)據(jù)導(dǎo)出時(shí)鐘的縮放或抖動(dòng)衰減版本。

但是如果我們嘗試了如下圖2所示的配置怎么辦?在這種情況下,下游設(shè)備#2的輸出之一被反饋到上游設(shè)備#1。這可能是作為臨時(shí)的備份時(shí)鐘。

現(xiàn)在如下圖3所示,當(dāng)我們失去主時(shí)鐘IN0時(shí)會(huì)發(fā)生什么?輔助或備用時(shí)鐘IN3至設(shè)備#1依賴(lài)于設(shè)備#2的輸出。請(qǐng)注意,這只是Device1輸出的鎖定版本。我們通常不會(huì)看到這種與一個(gè)設(shè)備的連接,但偶爾提出涉及2個(gè)設(shè)備的應(yīng)用程序。

這是Ouroboros時(shí)鐘配置。(是的,它聽(tīng)起來(lái)就像生活大爆炸的臺(tái)詞。)Ouroborus時(shí)鐘配置的命名,是應(yīng)為它的反饋類(lèi)似于蛇追逐(或咬)它的尾巴的神話符號(hào)。根據(jù)維基百科,這個(gè)詞來(lái)自希臘語(yǔ)ourábóros,用于描述吞噬或吞咽。見(jiàn)圖4中的圖示。它是古代的循環(huán)無(wú)窮符號(hào),適用于此應(yīng)用。

Gedanken

我們考慮一個(gè)簡(jiǎn)單的gedanken實(shí)驗(yàn),由一個(gè)基本的PLL組成。然后假設(shè)它已經(jīng)成功地被放置在Ouroboros配置中,如下面的圖5所示。

現(xiàn)在我們可以考慮可能的后果。如果一切都是理想的,并且沒(méi)有PFD(相位檢波器)錯(cuò)誤輸出,則情況至少是稍微穩(wěn)定的。然而,即使忽略環(huán)路噪聲,很可能在實(shí)際的PLL中,在PFD+)和PFD - )之間呈現(xiàn)的時(shí)鐘之間存在固定的相位偏移。在正常的PLL操作中,可以調(diào)節(jié)VCO,以便將輸出時(shí)鐘頻率和相位鎖定到獨(dú)立的輸入時(shí)鐘。Ouroboros配置中,VCO無(wú)法減少相位誤差。

假設(shè)輸出時(shí)鐘以相位快速測(cè)量,在PFD+)對(duì)PFD - )下。然后,環(huán)路將通過(guò)將VCO調(diào)諧到更高的頻率來(lái)嘗試跟蹤。但相對(duì)相位差仍然存在。因此,循環(huán)將繼續(xù)嘗試校正所測(cè)量的相位誤差,直到VCO以其最高頻率固定為止。注意,為了推廣,可以根據(jù)相位差的極性將VCO調(diào)諧到更高或更低的頻率。最重要的是,PFD可以看到導(dǎo)致失控狀態(tài)的相位差。

實(shí)驗(yàn)

那么真實(shí)情況下發(fā)生了什么呢?考慮具有以下屬性的項(xiàng)目計(jì)劃:

  • 標(biāo)稱(chēng)帶寬:100.000 Hz

  • 快速鎖定啟用關(guān)閉

  • Holdover退出

  • OOF IN0IN1

  • 聲明閾值100 ppm

  • 斷言閾值98 ppm

現(xiàn)在采取這樣一個(gè)計(jì)劃,并將其應(yīng)用到2個(gè)Si5345評(píng)估板,如上圖第二部分所示,除了使用IN1而不是IN3作為輔助或備用輸入時(shí)鐘。

信號(hào)發(fā)生器應(yīng)用到設(shè)備#1 IN0,并讓兩個(gè)電路板運(yùn)行,直到HOLD_HIST_VALID為真。IN0中刪除100 MHz輸入時(shí)鐘時(shí)會(huì)發(fā)生什么?

最初只有LOS [0]由設(shè)備#1報(bào)告。否則一切都很好。但是,來(lái)自Device2的輸出時(shí)鐘頻率開(kāi)始頻率上升(通??赡軙?huì)上升或下降,但是在我的實(shí)驗(yàn)中卻正在上升)。

最后,設(shè)備#2的輸出時(shí)鐘作為備用輸入時(shí)鐘,遠(yuǎn)遠(yuǎn)超出了設(shè)備#1OOF標(biāo)準(zhǔn)。結(jié)算條件如下:

  • 設(shè)備#1進(jìn)入保持模式

  • 設(shè)備#2在鎖定模式下運(yùn)行。

請(qǐng)注意,一般來(lái)說(shuō),設(shè)備每個(gè)都在相反狀態(tài)的時(shí)候可能無(wú)理由的不穩(wěn)定。我們的經(jīng)驗(yàn)是,大多數(shù)時(shí)候都有一些優(yōu)先選擇的狀態(tài),但是你會(huì)不時(shí)看到替代品,幾乎就好像結(jié)果中都有一個(gè)混亂的元素。

在這種情況下,Ouroboros配置沒(méi)有真正實(shí)現(xiàn)我們的任何東西,除了可能一點(diǎn)點(diǎn)。但是,請(qǐng)注意,輸出頻率在設(shè)備#1OOF [1]斷言并且設(shè)備#2仍然依賴(lài)于設(shè)備1 HO時(shí)鐘的整個(gè)時(shí)間內(nèi)上升。這對(duì)于這種不切實(shí)際的配置只是一個(gè)潛在的問(wèn)題。但還有另一個(gè)可能更糟的效果。

Ouroboros振蕩

這種配置還可以產(chǎn)生正反饋系統(tǒng),可以使振蕩,導(dǎo)致奇怪的行為。特別是,如果可以使其中一個(gè)設(shè)備進(jìn)入退出HO,則可能會(huì)發(fā)生這種情況。例如,如果項(xiàng)目計(jì)劃OOF規(guī)格如下收緊,則可以觀察到這種現(xiàn)象。

  • OOF IN0IN1

  • 聲明閾值000 ppm

  • 斷言閾值9,375 ppm

現(xiàn)在這兩個(gè)設(shè)備將相互交互,可能永遠(yuǎn)不會(huì)解決。下面是Device2輸出時(shí)鐘數(shù)據(jù)的頻率圖。您可以看到Device2的輸出頻率在89秒的頻率范圍內(nèi)慢慢振蕩。

上面有關(guān)于設(shè)備#1的狀態(tài)的三個(gè)功能,因?yàn)樵O(shè)備#2的輸出頻率有所不同:

1.器件#1處于保持或HO模式

2.裝置#1HO斜坡退出

3.設(shè)備#1正在進(jìn)入HO

在此期間,設(shè)備#2不會(huì)發(fā)出報(bào)警。這個(gè)狀態(tài)可以無(wú)限期地持續(xù)下去。我星期五下午開(kāi)始試用這個(gè)實(shí)驗(yàn),星期一早上還在運(yùn)行。設(shè)備甚至可以根據(jù)哪個(gè)在HO狀態(tài)交換角色!設(shè)備不斷進(jìn)入和離開(kāi)HO甚至比直接進(jìn)入HO更糟糕。

結(jié)論

底線是,Ouroboros時(shí)鐘配置要么除了延遲進(jìn)入HO沒(méi)有任何用處,或者可以觸發(fā)在輸出時(shí)鐘中產(chǎn)生重復(fù)漫游的振蕩。下游時(shí)鐘一般應(yīng)保持下游。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

原文標(biāo)題:秒懂時(shí)鐘-抖動(dòng)衰減時(shí)鐘設(shè)計(jì)與應(yīng)用技巧 – Part 2

文章出處:【微信號(hào):SiliconLabs,微信公眾號(hào):Silicon Labs】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADI推出完全可編程的抖動(dòng)衰減雙路時(shí)鐘轉(zhuǎn)換器IC--AD9559

    ADI最近推出一款完全可編程的抖動(dòng)衰減雙路時(shí)鐘轉(zhuǎn)換器IC(集成電路)AD9559
    發(fā)表于 08-03 09:30 ?1296次閱讀

    IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)

    時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱(chēng)為時(shí)鐘抖動(dòng),簡(jiǎn)稱(chēng)
    的頭像 發(fā)表于 11-08 15:08 ?2701次閱讀
    IC設(shè)計(jì)必須關(guān)注的<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>

    高速ADC的低抖動(dòng)時(shí)鐘設(shè)計(jì)

    本文主要討論采樣時(shí)鐘抖動(dòng)對(duì)ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。
    發(fā)表于 11-27 11:24 ?15次下載

    理解不同類(lèi)型的時(shí)鐘抖動(dòng)

    理解不同類(lèi)型的時(shí)鐘抖動(dòng) 抖動(dòng)定義為信號(hào)距離其理想位置的偏離。本文將重點(diǎn)研究時(shí)鐘抖動(dòng),并探討下面幾種類(lèi)型的
    發(fā)表于 01-06 11:48 ?1958次閱讀
    理解不同類(lèi)型的<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>

    ADI推出可編程的抖動(dòng)衰減時(shí)鐘轉(zhuǎn)換器芯片

    ADI推出2個(gè)可編程的抖動(dòng)衰減時(shí)鐘轉(zhuǎn)換器IC集成電路AD9557和AD9558。
    發(fā)表于 10-29 17:17 ?1054次閱讀

    時(shí)鐘抖動(dòng)的基礎(chǔ)

    介紹 此應(yīng)用筆記側(cè)重于不同類(lèi)型的時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)是從它的時(shí)鐘邊沿偏差理想的位置。了解時(shí)鐘
    發(fā)表于 04-01 16:13 ?6次下載

    高速ADC在低抖動(dòng)采樣時(shí)鐘電路設(shè)計(jì)中的應(yīng)用

    本文主要討論采樣時(shí)鐘抖動(dòng)對(duì) ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。 ADC 是現(xiàn)代數(shù)字解調(diào)器和軟件無(wú)線電接收機(jī)中連接模擬信號(hào)
    發(fā)表于 11-27 14:59 ?18次下載
    高速ADC在低<b class='flag-5'>抖動(dòng)</b>采樣<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>電路設(shè)計(jì)</b>中的應(yīng)用

    Si5345和SI5344及SI5342系列抖動(dòng)衰減時(shí)鐘倍增器的數(shù)據(jù)手冊(cè)免費(fèi)下載

    這些抖動(dòng)衰減時(shí)鐘倍增器結(jié)合了第四代DSPLL?和Multisynth?技術(shù),為需要最高抖動(dòng)性能的應(yīng)用程序?qū)崿F(xiàn)任何頻率時(shí)鐘生成和
    發(fā)表于 07-01 08:00 ?20次下載
    Si5345和SI5344及SI5342系列<b class='flag-5'>抖動(dòng)</b><b class='flag-5'>衰減</b><b class='flag-5'>時(shí)鐘</b>倍增器的數(shù)據(jù)手冊(cè)免費(fèi)下載

    基于CS61575和CS61574A的抖動(dòng)衰減設(shè)計(jì)

    。這為更詳細(xì)地討論兩個(gè)IC的性能差異提供了基礎(chǔ)。 圖1顯示了衰減電路。抖動(dòng)衰減器可減少恢復(fù)的時(shí)鐘信號(hào)中的
    的頭像 發(fā)表于 04-14 14:29 ?2542次閱讀
    基于CS61575和CS61574A的<b class='flag-5'>抖動(dòng)</b><b class='flag-5'>衰減</b>設(shè)計(jì)

    抖動(dòng)衰減時(shí)鐘設(shè)計(jì)與應(yīng)用技巧資料下載

    電子發(fā)燒友網(wǎng)為你提供抖動(dòng)衰減時(shí)鐘設(shè)計(jì)與應(yīng)用技巧資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶(hù)指南、解決方案等資料,希望可以幫助到廣大
    發(fā)表于 04-05 08:41 ?11次下載
    <b class='flag-5'>抖動(dòng)</b><b class='flag-5'>衰減</b><b class='flag-5'>時(shí)鐘</b>設(shè)計(jì)與應(yīng)用技巧資料下載

    時(shí)鐘抖動(dòng)的幾種類(lèi)型

    先來(lái)聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘時(shí)鐘邊沿位置,實(shí)際
    的頭像 發(fā)表于 06-09 09:40 ?2671次閱讀
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>的幾種類(lèi)型

    時(shí)鐘偏差和時(shí)鐘抖動(dòng)的相關(guān)概念

    本文主要介紹了時(shí)鐘偏差和時(shí)鐘抖動(dòng)。
    的頭像 發(fā)表于 07-04 14:38 ?2790次閱讀
    <b class='flag-5'>時(shí)鐘</b>偏差和<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>的相關(guān)概念

    簡(jiǎn)述時(shí)鐘抖動(dòng)的產(chǎn)生原因

    時(shí)鐘抖動(dòng)(Clock Jitter)是時(shí)鐘信號(hào)領(lǐng)域中的一個(gè)重要概念,它指的是時(shí)鐘信號(hào)時(shí)間與理想事件時(shí)間的偏差。這種偏差不僅影響數(shù)字電路的時(shí)序
    的頭像 發(fā)表于 08-19 17:58 ?3857次閱讀

    FPGA如何消除時(shí)鐘抖動(dòng)

    在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)中,消除時(shí)鐘抖動(dòng)是一個(gè)關(guān)鍵任務(wù),因?yàn)?b class='flag-5'>時(shí)鐘抖動(dòng)會(huì)直接影響系統(tǒng)的時(shí)序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?2782次閱讀

    時(shí)鐘抖動(dòng)時(shí)鐘偏移的區(qū)別

    時(shí)鐘抖動(dòng)(Jitter)和時(shí)鐘偏移(Skew)是數(shù)字電路設(shè)計(jì)中兩個(gè)重要的概念,它們對(duì)電路的時(shí)序性能和穩(wěn)定性有著顯著的影響。下面將從定義、原因
    的頭像 發(fā)表于 08-19 18:11 ?2134次閱讀