DDR3是目前DDR的主流產(chǎn)品,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝,管腳露在芯片兩側(cè)的,測試起來相當方便;但是,DDRII和III就不一樣了,它采用的是BGA封裝,所有焊點是藏在芯片的底部的,測試起來非常不便,一般需要提前預留測試點。在DDR讀寫burst分析之前,首先得把read burst和write burst分離出來,讀寫雙向的數(shù)據(jù)全部都擱在DQS和DQ上。那么,DDR的手冊中,留下了那些線索供我們進行都寫的分離呢?要實現(xiàn)DDR的快速的便捷的分離,在讀寫分離之前,我們必須得知道DDR讀寫信號之間的特征差異。首先,看看SPEC里面的定義:
方法一:preamble的差異在每次的burst之前,DQS會從高阻態(tài)切換到一段負脈沖,然后才開始正常的讀寫。這段負脈沖,我們叫做preamble(preamble實際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號)。一般說來,讀數(shù)據(jù)DQS的preamble寬度要大于寫數(shù)據(jù)。對于DDR3,情況就更簡單了。因為在DDR3中,讀數(shù)據(jù)的preamble是負脈沖,寫數(shù)據(jù)的preamble是正脈沖。
方法二:幅度上的差異一般在DRAM端進行測試,寫數(shù)據(jù)從memory controller出來,經(jīng)過了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達DRAM顆粒的時候,信號已經(jīng)被衰減了,而讀數(shù)據(jù)剛剛從DRAM出來,還沒有經(jīng)過任何的衰減,因此讀數(shù)據(jù)的幅度要大于寫數(shù)據(jù)。如下圖所示方法三:寫數(shù)據(jù)是DQS和DQ centre-align(中間對齊), 讀數(shù)據(jù)DQS和DQ是edge align(邊沿對齊),memory controller在接收到內(nèi)存的讀數(shù)據(jù)時,在controller內(nèi)部把DQS和DQ的相位錯開90度,實現(xiàn)中間對齊來采樣(這個過程示波器就看不到咯);方法四:斜率的差異:讀數(shù)據(jù)的斜率大于寫數(shù)據(jù)。一般在DRAM端進行測試,寫數(shù)據(jù)從memory controller出來,經(jīng)過了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達DRAM顆粒的時候,信號已經(jīng)被衰減了,所以,斜率也小一些;而讀數(shù)據(jù)剛剛從DRAM出來,還沒有經(jīng)過任何的衰減,因此讀數(shù)據(jù)的斜率要大于寫數(shù)據(jù)。也可以從下圖得到區(qū)分。
-
DDR3
+關(guān)注
關(guān)注
2文章
285瀏覽量
43697
原文標題:四種方法搞懂DDR3的讀寫分離
文章出處:【微信號:eet-china,微信公眾號:電子工程專輯】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
基于FPGA的DDR3多端口讀寫存儲管理系統(tǒng)設計

【紫光同創(chuàng)國產(chǎn)FPGA教程】【第十章】DDR3讀寫測試實驗

DDR3 SDRAM配置教程

基于FPGA的DDR3多端口讀寫存儲管理設計
cyclone V控制DDR3的讀寫,quartusII配置DDR3 ip核后,如何調(diào)用實現(xiàn)DDR3的讀寫呢,謝謝
基于FPGA的DDR3多端口讀寫存儲管理的設計與實現(xiàn)
DDR3芯片讀寫控制及調(diào)試總結(jié)
ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎
基于FPGA的DDR3多端口讀寫存儲管理的設計與實現(xiàn)

評論