chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

自學PCB差分走線的阻抗控制技術(shù)(上篇)

MCU開發(fā)加油站 ? 來源:未知 ? 作者:易水寒 ? 2017-12-22 13:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、引言

為了提高傳輸速率和傳輸距離,計算機行業(yè)和通信行業(yè)越來越多的采用高速串行總線。在芯片之間、板卡之間、背板和業(yè)務板之間實現(xiàn)高速互聯(lián)。這些高速串行總線的速率從以往USB2.0、LVDS以及FireWire1394的幾百Mbps到今天的PCI-Express G1/G2、SATA G1/G2 、XAUI/2XAUI、XFI的幾個Gbps乃至10Gbps。計算機以及通信行業(yè)的PCB客戶對差分走線的阻抗控制要求越來越高。這使PCB生產(chǎn)商以及高速PCB設(shè)計人員所面臨的前所未有的挑戰(zhàn)。本文結(jié)合PCB行業(yè)公認的測試標準IPCTM-650手冊,重點討論真差分TDR測試方法的原理以及特點。

二、IPC-TM-650手冊以及PCB特征阻抗測試背景

IPC-TM-650測試手冊是一套非常全面的PCB行業(yè)測試規(guī)范,從PCB的機械特性、化學特性、物理特性、電氣特性、環(huán)境特性等各方面給出了非常詳盡的測試方法以及測試要求。其中PCB板電氣特性要求在第2.5節(jié)中描述,而其中的2.5.5.7a,則全面的介紹了PCB特征阻抗測試方法和對相應的測試儀器要求,重點包括單端走線和差分走線的阻抗測試。

三、TDR的基本原理及IPC-TM-650對TDR設(shè)備的基本要求

3.1 TDR的基本原理

圖1是一個階躍信號在傳輸線(如PCB的走線)上傳輸時的示意圖。而傳輸線是通過電介質(zhì)與GND分隔的,就像無數(shù)個微小的電容的并聯(lián)。電信號到達某個位置時,就會令該位置上的電壓產(chǎn)生變化,就像是給電容充電。因此,傳輸線在此位置上是有對地的電流回路的,因此就有阻抗的存在。但是該阻抗只有階躍信號自身才能“感覺到”,這就是我們所說的特征阻抗。

當傳輸線上出現(xiàn)阻抗不連續(xù)的現(xiàn)象時,在阻抗變化的地方階躍信號就會產(chǎn)生反射的現(xiàn)象,如果將反射信號進行取樣并顯示在示波器的屏幕上,就會得出如圖2所示的波形,從波形中我們可以看出一條被測試的傳輸線在不同位置上的阻抗變化。同時我們可以比較圖2中的兩個波形。這是使用兩臺分辨率不同的TDR設(shè)備在測試同一條傳輸線時獲得的測試結(jié)果。對于傳輸線阻抗變化的反映一個明顯而另一個不明顯。TDR設(shè)備感知傳輸線阻抗不連續(xù)的分辨率取決于TDR設(shè)備所發(fā)出的階躍信號上升時間的快慢,上升時間快所獲得的分辨率就高。而TDR設(shè)備的上升時間往往和測試系統(tǒng)的帶寬緊密相關(guān),帶寬高的測試系統(tǒng)有更快的上升時間。

從另外一個角度來考慮,TDR設(shè)備的系統(tǒng)帶寬限制了TDR測試的分辨率。在IPC-TM-650測試手冊中對TDR設(shè)備的上升時間是按照系統(tǒng)上升時間(tsys)來定義的。當我們要測量一臺TDR設(shè)備的系統(tǒng)上升時間時,我們可以短路一臺TDR設(shè)備的輸出,此時可以測出該TDR設(shè)備的(tsys)(上升時間以及下降時間)。例如圖3的TDR設(shè)備的系統(tǒng)上升時間就高達28ps左右。

自學PCB差分走線的阻抗控制技術(shù)(上篇)

圖4是另一臺TDR設(shè)備的系統(tǒng)上升/下降時間的測試結(jié)果,系統(tǒng)的上升/下降時間在38ps~40ps之間??梢姴煌腡DR設(shè)備在系統(tǒng)上升/下降時間上是有很大的區(qū)別的,由此帶來的就是傳輸線阻抗測試分辨率的很大不同。

自學PCB差分走線的阻抗控制技術(shù)(上篇)

系統(tǒng)上升時間和分辨率的關(guān)系可以用下列的公式來描述:

Resolution= (tsys*V)/2,V為電信號在被測試傳輸線上的傳輸速率。

為了方便測試者了解TDR測試的分辨率以及PCB板走線的最小測試長度,在IPC-TM-650測試手冊的表4-1(圖5)中給出了速查數(shù)據(jù)。

自學PCB差分走線的阻抗控制技術(shù)(上篇)

3.2 IPC-TM-650手冊對差分TDR設(shè)備的基本要求

IPC-TM-650測試手冊是一套非常全面的PCB行業(yè)測試規(guī)范,從PCB的機械特性、化學特性、物理特性、電氣特性、環(huán)境特性等各方面給出了非常詳盡的測試方法以及測試要求。在以往的IPC-TM-650手冊中,對PCB差分TDR測試的要求較為寬松。手冊中允許測試者根據(jù)TDR測試設(shè)備的情況使用兩種不同的方法。

方法一:當測試者擁有差分TDR測試設(shè)備時,測試設(shè)備同時打出兩個幅度相等、方向相反的階躍脈沖,并通過這對差分信號的相互作用直接測出差分走線的阻抗。

方法二:當測試者沒有差分TDR測試設(shè)備時,測試設(shè)備在差分走線(A線與B線)時,先在A線上打出階躍信號,測試A階躍信號在A線上的反射特性記作AA,同時測出A階躍信號在B線上的感應信號,記錄為BA。隨后,在B線上打出階躍信號,測試B階躍信號在B線上的反射特性記作BB,同時測出B階躍信號在A線上的感應信號,記錄為AB。通過對獲得的AA、AB、BB、BA四個數(shù)值進行計算可以得出差分走線的阻抗。該方法又叫做“Super-Position”。

但是在(2004年3月版)IPC-TM-650手冊中,僅僅保留了方法一中的真差分TDR測試描述。而不再有方法二的“偽差分”TDR測試方法的描述。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23647

    瀏覽量

    418197

原文標題:PCB差分走線的阻抗控制技術(shù)(一)

文章出處:【微信號:mcugeek,微信公眾號:MCU開發(fā)加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    USB 分信號 PCB 布線指南

    “ ?本文介紹了在 PCB 上正確布局 USB 分數(shù)據(jù)的關(guān)鍵原則和實踐。主要目標是實現(xiàn) USB 規(guī)范中規(guī)定的 90 歐姆阻抗匹配。且應考慮 ESD 保護及完整的地平面。 ” USB
    的頭像 發(fā)表于 09-18 12:03 ?4839次閱讀
    USB <b class='flag-5'>差</b>分信號<b class='flag-5'>線</b> <b class='flag-5'>PCB</b> 布線指南

    PCB分線,最重要是整整齊齊

    分走對稱性的影響
    的頭像 發(fā)表于 09-09 15:30 ?329次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>差</b>分線,最重要是整整齊齊

    技術(shù)資訊 I 信號完整性與阻抗匹配的關(guān)系

    本文要點PCB和IC走中的阻抗控制主要著眼于預防反射。防止互連路徑上發(fā)生反射,可確保功率傳輸至負載,同時避免其他信號完整性問題。使用集
    的頭像 發(fā)表于 09-05 15:19 ?2909次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 I 信號完整性與<b class='flag-5'>阻抗</b>匹配的關(guān)系

    如何用TDR阻抗測量儀快速定位PCB傳輸故障?

    TDR阻抗測量儀是一款基于時域反射原理(TDR)設(shè)計的高帶寬特性阻抗測試分析專用儀器,它非常適用于快速定位PCB傳輸故障。以下是使用TDR阻抗
    的頭像 發(fā)表于 08-20 10:52 ?499次閱讀
    如何用TDR<b class='flag-5'>阻抗</b>測量儀快速定位<b class='flag-5'>PCB</b>傳輸<b class='flag-5'>線</b>故障?

    別蒙我,PCB板上這幾對高速走怎么看我都覺得一樣!

    設(shè)計工程師,你們覺得下面兩對表層的高速走,長度完全一樣,性能會有區(qū)別嗎? 沒有過孔,就是表層的分走,乍一看,還真沒什么不一樣,硬要說有哪里不同的話,那就只有
    發(fā)表于 06-09 14:34

    受控阻抗布線技術(shù)確保信號完整性

    核心要點受控阻抗布線通過匹配走阻抗來防止信號失真,從而保持信號完整性。高速PCB設(shè)計中,元件與走
    的頭像 發(fā)表于 04-25 20:16 ?898次閱讀
    受控<b class='flag-5'>阻抗</b>布線<b class='flag-5'>技術(shù)</b>確保信號完整性

    揭秘PCB阻抗控制:如何影響你的電子設(shè)備性能?

    ,作為影響信號傳輸質(zhì)量的關(guān)鍵因素之一,是高質(zhì)量電路板設(shè)計不可或缺的技術(shù)。 什么是PCB阻抗控制? PCB(Printed Circuit B
    的頭像 發(fā)表于 04-18 09:07 ?585次閱讀

    PCB制板廠加工問題很大啊,高速PCB傳輸阻抗一直往上跑

    高速先生成員--黃剛 長通道的阻抗一直往上竄這個事情其實不是個別現(xiàn)象了,相信大多數(shù)做高速串行信號的朋友,尤其是做背板系統(tǒng)的朋友都深有體會,在超過例如10inch走的時候,如果你們?nèi)y試加工出來的
    發(fā)表于 04-07 17:27

    PCB Layout中的三種走策略

    是至關(guān)重要的。下面將針對實際布線中可能遇到的一些情況,分析其合理性,并給出一些比較優(yōu)化的走策略。主要從直角走,分走,蛇形
    發(fā)表于 03-13 11:35

    揭秘PCB阻抗在高速信號傳輸中的重要性

    一站式PCBA智造廠家今天為大家講講PCB阻抗PCB設(shè)計和制造中的作用有哪些PCB阻抗PCB
    的頭像 發(fā)表于 02-27 09:24 ?611次閱讀

    LVDS連接器PCB設(shè)計與制造

    傳輸中的電磁干擾,提升信號完整性。 4、高速信號仿真 使用華秋DFM等專業(yè)軟件對LVDS信號的表面微帶分走進行仿真,通過理論計算驗證阻抗值的準確性。仿真可以幫助設(shè)計工程師提前發(fā)現(xiàn)潛
    發(fā)表于 02-18 18:18

    分信號的選擇與處理

    分信號的選擇與處理對于確保高速通信系統(tǒng)的穩(wěn)定性和可靠性至關(guān)重要。以下是對分信號選擇與處理的介紹: 一、分信號
    的頭像 發(fā)表于 12-25 18:05 ?1947次閱讀

    請問做pcb時ADS1251的阻抗需要控制嗎?

    請問做pcb時ADS1251的阻抗需要控制
    發(fā)表于 12-23 08:09

    TUSB8041的阻抗怎么計算?

    根據(jù)官網(wǎng)給的手冊畫好了pcb連線的時候,發(fā)現(xiàn)USB有些需要分信號,但是官網(wǎng)數(shù)據(jù)手冊上只是寫了必須設(shè)計阻抗在90歐姆左右,并不是很了解怎么計算,希望大佬給點提示,線寬和
    發(fā)表于 12-16 06:05

    技術(shù)資訊 I 如何使用 Allegro X PCB Editor 優(yōu)化RF布線和阻抗

    在射頻印刷電路板(RFPCBs)中實現(xiàn)最佳功率傳輸,關(guān)鍵在于精心布線以滿足特定阻抗要求的走。阻抗匹配至關(guān)重要,它確保走具有相同的阻抗,以
    的頭像 發(fā)表于 11-09 01:04 ?1918次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 I 如何使用 Allegro X <b class='flag-5'>PCB</b> Editor 優(yōu)化RF布線和<b class='flag-5'>阻抗</b>