chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Chiplet在先進(jìn)封裝中的重要性

SSDFans ? 來源:SSDFans ? 2024-12-10 11:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Chiplet標(biāo)志著半導(dǎo)體創(chuàng)新的新時代,封裝是這個設(shè)計事業(yè)的內(nèi)在組成部分。然而,雖然Chiplet和封裝技術(shù)攜手合作,重新定義了芯片集成的可能性,但這種技術(shù)合作并不是那么簡單和直接。

芯片封裝中,裸芯片封裝在帶有電觸點的支撐盒中。外殼保護(hù)裸模免受物理傷害和腐蝕,并將芯片連接到PCB上。這種形式的芯片封裝已經(jīng)存在了幾十年。

但由于摩爾定律的放緩和單片集成電路制造成本的增加,該行業(yè)開始采用先進(jìn)的封裝技術(shù),如硅中間層。先進(jìn)的封裝也增加了成本,通常只有服務(wù)于高性能計算(HPC)應(yīng)用的大型芯片才能負(fù)擔(dān)得起。

此外,先進(jìn)的封裝解決方案還會增加設(shè)計的復(fù)雜性。例如,中間體需要一塊額外的硅,這就限制了設(shè)計人員可以放在芯片上的空間。此外,硅中間層限制了系統(tǒng)級封裝(system-in-package,簡稱SiP)的整體尺寸,從而降低了晶圓測試覆蓋率。這反過來又會影響良率,增加總擁有成本,并延長生產(chǎn)周期。

Chiplet承諾更小的SiP占用空間和更低的功耗。換句話說,與先進(jìn)的封裝技術(shù)相比,Chiplet可以在使用標(biāo)準(zhǔn)封裝的情況下實現(xiàn)類似的帶寬、能率和延遲。

Chiplet將單片集成電路分成多個功能塊,將功能塊重新構(gòu)成單獨的Chiplet,然后在封裝級重新組裝它們。但是Chiplet之間必須通過密集、快速和高帶寬的連接進(jìn)行通信。這就是它與封裝微妙關(guān)系顯現(xiàn)出來的地方。

標(biāo)準(zhǔn)封裝還是高級封裝?

EliyanCEO Ramin Farjadrad表示,Chiplet消除了先進(jìn)封裝的缺點和局限性。Eliyan等公司正在展示標(biāo)準(zhǔn)封裝中的die-to-die實現(xiàn)。Farjadrad表示,這可以創(chuàng)建更大的SiP解決方案,以更低的成本和更高的良率實現(xiàn)更高的單功率性能。

Farjadrad開發(fā)了BoW(bunch of wires)chiplet系統(tǒng),該系統(tǒng)后來被OCP采用作為互連標(biāo)準(zhǔn)。然而,現(xiàn)在業(yè)界正在圍繞UCIe接口進(jìn)行聯(lián)合,該接口旨在通過開源設(shè)計標(biāo)準(zhǔn)化芯片之間的die-to-die互連。

UCIe聯(lián)盟將chiplet市場分為兩大類:標(biāo)準(zhǔn)的2D封裝技術(shù)和更先進(jìn)的2.5D封裝技術(shù),如晶圓基板上的芯片(CoWoS)和嵌入式多晶片互連橋接(EMIB)。高級封裝選項,如CoWoS和EMIB,提供更高的帶寬和密度。

這證明了封裝在chiplet設(shè)計中的關(guān)鍵作用,以及它如何影響chiplet的性能。以英特爾最近在其年度活動“創(chuàng)新2023”上展示的基于chiplet的UCIe連接測試芯片為例。該公司在英特爾3制程節(jié)點上制造芯片,并將其與在臺積電N3E節(jié)點上制造的Synopsys UCIe IPchiplet配對。這兩個chiplet通過英特爾的EMIB接口互連。

c7a0f1c6-b5bf-11ef-93f3-92fbcf53809c.png

Chiplet封裝生態(tài)系統(tǒng)

不出所料,半導(dǎo)體行業(yè)開始看到封裝和chiplet交叉的舉措。首先,法拉第科技推出了2.5D/3D封裝服務(wù),聲稱可以促進(jìn)多源chiplet的無縫集成??偛课挥谂_灣新竹的法拉第正與晶圓廠和OSAT供應(yīng)商密切合作,以確保在提供這些服務(wù)的同時滿足產(chǎn)能、良率、質(zhì)量、可靠性和生產(chǎn)計劃要求。

其次,西門子EDA推出了一款面向多die架構(gòu)的DFT解決方案,可在單個器件中垂直連接die(3D IC)或并排連接die(2.5D)。Tessent多模軟件解決方案可以生成die-to-die的互連模式,并使用BSDL支持封裝級測試。

根據(jù)Yole Intelligence計算和軟件解決方案高級分析師John Lorenz的說法,采用chiplet方法進(jìn)行IC設(shè)計的經(jīng)濟(jì)性與互連和封裝解決方案的成本和成熟度密切相關(guān)。然而,雖然接口和互連技術(shù)正在贏得人們的關(guān)注,但封裝在chiplet設(shè)計中的作用卻還沒受到應(yīng)有的關(guān)注。

這種情況可能會隨著UCIe標(biāo)準(zhǔn)的出現(xiàn)而改變,該標(biāo)準(zhǔn)旨在在封裝級別創(chuàng)建通用互連。它的目標(biāo)是為chiplet提供一個充滿活力的多供應(yīng)商生態(tài)系統(tǒng),因此半導(dǎo)體公司可以簡單地從其他設(shè)計人員那里選擇chiplet,并以最少的設(shè)計和驗證工作將其集成到自己的設(shè)計中。

歸根結(jié)底,chiplets將滿足標(biāo)準(zhǔn)封裝和先進(jìn)封裝解決方案的需求。在設(shè)計過程的早期階段,設(shè)計工程師必須為他們的chiplet確定最佳的封裝結(jié)構(gòu),以及die尺寸、襯底、凸距、功耗分析和熱模擬等。

但有一點是明確的:封裝技術(shù)與芯片設(shè)計的未來有著內(nèi)在的聯(lián)系。當(dāng)談到chiplet封裝時,沒有放之四海而皆準(zhǔn)的解決方案。

原文鏈接:

https://www.eetimes.com/how-the-worlds-of-chiplets-and-packaging-intertwine/

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    336

    文章

    29539

    瀏覽量

    251690
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    472

    瀏覽量

    13321
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    2

    文章

    501

    瀏覽量

    871

原文標(biāo)題:為什么先進(jìn)封裝需要Chiplet?

文章出處:【微信號:SSDFans,微信公眾號:SSDFans】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Chiplet先進(jìn)封裝全生態(tài)首秀即將登場!匯聚產(chǎn)業(yè)鏈核心力量共探生態(tài)協(xié)同新路徑!

    隨著AI算力、高性能計算及光電融合技術(shù)的加速演進(jìn),Chiplet先進(jìn)封裝正成為全球半導(dǎo)體產(chǎn)業(yè)體系重構(gòu)的關(guān)鍵力量。 ? 2025年10月15–17日,灣芯展將在深圳會展中心(福田)隆重舉行。由硅芯
    的頭像 發(fā)表于 10-14 10:13 ?135次閱讀
    <b class='flag-5'>Chiplet</b>與<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>全生態(tài)首秀即將登場!匯聚產(chǎn)業(yè)鏈核心力量共探生態(tài)協(xié)同新路徑!

    園區(qū)智能照明系統(tǒng)的重要性

    技術(shù)和自動控制技術(shù),對傳統(tǒng)照明實現(xiàn)了徹底的范式革命。其重要性不僅體現(xiàn)在顯著的節(jié)能效益上,更在于它為園區(qū)運營管理所帶來的系統(tǒng)提升與戰(zhàn)略價值。 一、 提升安全保障與視覺環(huán)境 1. 增強公共安全:系統(tǒng)可根據(jù)季節(jié)、天氣
    的頭像 發(fā)表于 09-19 14:01 ?190次閱讀
    園區(qū)智能照明系統(tǒng)的<b class='flag-5'>重要性</b>

    Chiplet先進(jìn)封裝設(shè)計EDA工具面臨的挑戰(zhàn)

    Chiplet先進(jìn)封裝通常是互為補充的。Chiplet技術(shù)使得復(fù)雜芯片可以通過多個相對較小的模塊來實現(xiàn),而先進(jìn)
    的頭像 發(fā)表于 04-21 15:13 ?1530次閱讀
    <b class='flag-5'>Chiplet</b>與<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>設(shè)計<b class='flag-5'>中</b>EDA工具面臨的挑戰(zhàn)

    淺談Chiplet先進(jìn)封裝

    隨著半導(dǎo)體行業(yè)的技術(shù)進(jìn)步,尤其是摩爾定律的放緩,芯片設(shè)計和制造商們逐漸轉(zhuǎn)向了更為靈活的解決方案,其中“Chiplet”和“先進(jìn)封裝”成為了熱門的概念。
    的頭像 發(fā)表于 04-14 11:35 ?830次閱讀
    淺談<b class='flag-5'>Chiplet</b>與<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>

    芯片制造薄膜厚度量測的重要性

    本文論述了芯片制造薄膜厚度量測的重要性,介紹了量測納米級薄膜的原理,并介紹了如何在制造過程融入薄膜量測技術(shù)。
    的頭像 發(fā)表于 02-26 17:30 ?1881次閱讀
    芯片制造<b class='flag-5'>中</b>薄膜厚度量測的<b class='flag-5'>重要性</b>

    日月光擴(kuò)大CoWoS先進(jìn)封裝產(chǎn)能

    近期,半導(dǎo)體封裝巨頭日月光投控在先進(jìn)封裝領(lǐng)域再次邁出重要一步,宣布將擴(kuò)大其CoWoS(Chip-on-Wafer-on-Substrate)先進(jìn)
    的頭像 發(fā)表于 02-08 14:46 ?990次閱讀

    電橋在電子測試重要性

    電橋在電子測試重要性體現(xiàn)在多個方面,以下是詳細(xì)的分析: 一、精確測量電參數(shù) 電橋作為一種精密的測量工具,能夠精確測量電阻、電容、電感等電參數(shù)。在電子測試
    的頭像 發(fā)表于 01-09 10:03 ?1229次閱讀

    先進(jìn)封裝技術(shù)-19 HBM與3D封裝仿真

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上) 先進(jìn)
    的頭像 發(fā)表于 01-08 11:17 ?2297次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)-19 HBM與3D<b class='flag-5'>封裝</b>仿真

    解鎖Chiplet潛力:封裝技術(shù)是關(guān)鍵

    如今,算力極限挑戰(zhàn)正推動著芯片設(shè)計的技術(shù)邊界。Chiplet的誕生不僅僅是技術(shù)的迭代,更是對未來芯片架構(gòu)的革命改變。然而,要真正解鎖Chiplet技術(shù)的無限潛力, 先進(jìn)
    的頭像 發(fā)表于 01-05 10:18 ?1352次閱讀
    解鎖<b class='flag-5'>Chiplet</b>潛力:<b class='flag-5'>封裝</b>技術(shù)是關(guān)鍵

    先進(jìn)封裝技術(shù)-17硅橋技術(shù)(下)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上) 先進(jìn)
    的頭像 發(fā)表于 12-24 10:59 ?2448次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)-17硅橋技術(shù)(下)

    先進(jìn)封裝技術(shù)-7扇出型板級封裝(FOPLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上) 先進(jìn)
    的頭像 發(fā)表于 12-06 11:43 ?3878次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)-7扇出型板級<b class='flag-5'>封裝</b>(FOPLP)

    混合鍵合在先進(jìn)封裝領(lǐng)域取得進(jìn)展

    混合鍵合在先進(jìn)封裝領(lǐng)域越來越受到關(guān)注,因為它提供了功能相似或不同芯片之間最短的垂直連接,以及更好的熱學(xué)、電氣和可靠結(jié)果。 其優(yōu)勢包括互連縮小至亞微米間距、高帶寬、增強的功率效率以及相對于焊球連接
    的頭像 發(fā)表于 11-27 09:55 ?1210次閱讀
    混合鍵合<b class='flag-5'>在先進(jìn)</b><b class='flag-5'>封裝</b>領(lǐng)域取得進(jìn)展

    PROM器件在物聯(lián)網(wǎng)設(shè)備重要性

    PROM器件(Programmable Read-Only Memory,可編程只讀存儲器)在物聯(lián)網(wǎng)(IoT)設(shè)備扮演著至關(guān)重要的角色。以下是關(guān)于PROM器件在物聯(lián)網(wǎng)設(shè)備重要性的分
    的頭像 發(fā)表于 11-23 11:35 ?944次閱讀

    元器件在電路設(shè)計重要性

    元器件在電路設(shè)計重要性是不言而喻的,它們構(gòu)成了電路的基本單元,并決定了電路的功能、性能以及可靠。以下從幾個方面詳細(xì)闡述元器件在電路設(shè)計重要
    的頭像 發(fā)表于 10-29 16:17 ?1320次閱讀

    晶圓微凸點技術(shù)在先進(jìn)封裝的應(yīng)用

    先進(jìn)封裝技術(shù)持續(xù)朝著連接密集化、堆疊多樣化和功能系統(tǒng)化的方向發(fā)展,探索了扇出型封裝、2.5D/3D、系統(tǒng)級封 裝等多種封裝工藝。晶圓微凸點技術(shù)已被廣泛應(yīng)用于各種
    的頭像 發(fā)表于 10-16 11:41 ?2536次閱讀
    晶圓微凸點技術(shù)<b class='flag-5'>在先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>中</b>的應(yīng)用