“每個(gè)公司都會(huì)有 PCB 設(shè)計(jì)規(guī)范,包括板層、設(shè)計(jì)規(guī)則等基本的要求。在 KiCad 中如何繼承、管理這些設(shè)計(jì)規(guī)范呢?”

電路板設(shè)置
我們先看下工程師必須關(guān)心的一些設(shè)置。打開電路板設(shè)置查看:

物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度:

最下方會(huì)計(jì)算出層疊的總厚度。注意,這一厚度應(yīng)與板廠常規(guī)使用的厚度吻合,比如 1.0mm,1.2mm,1.6mm,2.0mm等。 板層編輯器 再看一下板層編輯器,在這里您可以修改層的名字,如果你習(xí)慣了AD的叫法,可以把 F.Cu/B.Cu 改成 Top/Bottom。

設(shè)計(jì)規(guī)則(約束)
在設(shè)計(jì)規(guī)則的約束頁面,定義了通用的規(guī)則,比如線寬/線距,各種孔的尺寸、板邊距等規(guī)則。

預(yù)設(shè)尺寸
預(yù)設(shè)尺寸中可以定義常用的線寬、過孔以及差分對(duì)的尺寸:

定義完成后可以在走線時(shí)直接選用,非常方便:

淚滴
可以在這里定義默認(rèn)的淚滴形狀、規(guī)則等:

長度調(diào)整規(guī)則
在這里定義 length tuning 時(shí)默認(rèn)的設(shè)置:

網(wǎng)絡(luò)類
在這里可以定義習(xí)慣使用的網(wǎng)絡(luò)類名稱及設(shè)計(jì)約束,這樣調(diào)用不用每次新建 PCB 時(shí)都重復(fù)定義:

關(guān)于如何定義網(wǎng)絡(luò)類可以參考:
KiCad 7中添加網(wǎng)絡(luò)類(一)
KiCad 7中添加網(wǎng)絡(luò)類(二)
怎么給差分信號(hào)定義網(wǎng)絡(luò)類?
自定義規(guī)則
基本約束無法實(shí)現(xiàn)的規(guī)則可以在這里通過語法定義:

點(diǎn)擊右上方的“語法幫助”,可以查看自定義規(guī)則的語法及實(shí)例。
也可以參考以下文章學(xué)習(xí)自定義規(guī)則:KiCad 自定義規(guī)則語法與應(yīng)用。
PCB 設(shè)置的保存與導(dǎo)出
在 KiCad 中要保存這些規(guī)則非常簡單粗暴,沒有特殊的導(dǎo)出按鍵。直接將 PCB 中的內(nèi)容清空,將 PCB 保存即可。這些設(shè)置會(huì)保存在 PCB 文件中。
設(shè)計(jì)規(guī)則、層疊導(dǎo)入
也非常簡單粗暴,打開“電路板設(shè)置”,點(diǎn)擊下方的“從另一個(gè)電路板設(shè)置...”:
在“導(dǎo)入設(shè)置”中,選確定需要導(dǎo)入的模板 PCB,然后勾選需要導(dǎo)入的內(nèi)容:

所有在電路板設(shè)置中的選項(xiàng),都可以按照要求導(dǎo)入。
結(jié)束語
每位工程師都可以創(chuàng)建自己熟悉的層疊結(jié)構(gòu)和設(shè)計(jì)規(guī)則,每次設(shè)計(jì)新的PCB時(shí)直接導(dǎo)入即可。 對(duì)于需要阻抗匹配的高速設(shè)計(jì),可以結(jié)合板層結(jié)構(gòu)和阻抗要求,計(jì)算出每個(gè)信號(hào)層相應(yīng)網(wǎng)絡(luò)的線寬,并定義在網(wǎng)絡(luò)類中。這樣可以大大提高設(shè)計(jì)的統(tǒng)一性、準(zhǔn)確性,減小出錯(cuò)的概率,提高效率!
注意:如果想第一時(shí)間收到 KiCad 內(nèi)容推送,請(qǐng)點(diǎn)擊下方的名片,按關(guān)注,再設(shè)為星標(biāo)。
常用合集匯總:
和 Dr Peter 一起學(xué) KiCad
KiCad 8 探秘合集
KiCad 使用經(jīng)驗(yàn)分享
KiCad 設(shè)計(jì)項(xiàng)目(Made with KiCad)
常見問題與解決方法
KiCad 開發(fā)筆記
插件應(yīng)用
發(fā)布記錄
審核編輯 黃宇
-
pcb
+關(guān)注
關(guān)注
4390文章
23726瀏覽量
420412
發(fā)布評(píng)論請(qǐng)先 登錄
凡億Allegro Skill工藝輔助之導(dǎo)出DXF和3D文件
如何打造高效PCB結(jié)構(gòu)
KiCad 已支持導(dǎo)入 Altium 工程(Project)
如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡述
Simcenter FLOEFD EDA Bridge模塊:使用導(dǎo)入的詳細(xì)PCB設(shè)計(jì)和IC熱特性來簡化熱分析
PCB層疊結(jié)構(gòu)設(shè)計(jì)的先決條件
時(shí)源芯微 PCB 布線規(guī)則詳解
TSolidX應(yīng)用:液晶掩膜結(jié)構(gòu)GDSⅡ文件的生成和導(dǎo)出
Altium Designer 25.5.2版本的新功能
高層數(shù)層疊結(jié)構(gòu)PCB的布線策略
Allegro Skill封裝功能-導(dǎo)出device文件介紹與演示
Allegro Skill封裝功能之導(dǎo)出單個(gè)封裝介紹

PCB 設(shè)計(jì)規(guī)則、層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出
評(píng)論