前言

在調(diào)試MGT Bank的時候總會出現(xiàn)這樣那樣的問題，我們有時候會用到這個工具IBERT，那IBERT究竟是什么呢？
IBERT簡介
IBERT（Integrated Bit Error Ratio Tester），集成誤碼率測試儀，它可以利用FPGA內(nèi)部資源，評估檢測FPGA中GTX的通斷和通信性能。一般的誤碼率可以算到十的負(fù)十二次方級別。
這里暫時不介紹IBERT具體的生成過程，因?yàn)橹皇菍P核進(jìn)行配置即可，下面大概描述下這個過程：

IBERT IP核生成及使用簡介

在Vivado中IP catalog中搜索IBERT，如下：

開始定制IP核。

第一頁：

第二頁

第三頁

注意第三頁的系統(tǒng)時鐘，有兩種選擇，可以選擇外部時鐘源，我這里選擇的就是外部時鐘源，由外部晶振直接提供，還可以選擇第二項(xiàng)，使用GTX差分時鐘：

定制完畢之后，打開Xilinx提供的例子程序：

之后我們的操作就在例子程序中進(jìn)行，我們需要給MGT Bank提供時鐘，GTX差分時鐘，這個時鐘也許需要我們在FPGA中配置時鐘芯片等。我們的程序就在例子程序的頂層添加吧。

生成bitstream

上板子下載程序
之后是如下界面：

我們通過觀察需要觀察的GTX 通道的Status即可，還可以觀察誤碼率：

FAR-End以及Near-End PCS/PMA

還有一個地方比較關(guān)鍵，有多個選擇：

回環(huán)模式，可以選擇的有：

正確選擇了，如果你的MGT Bank沒問題，狀態(tài)就正常了：

這幾種選擇是什么意思呢？

Near-End PCS

Near-End PMA

Far-End PMA

Far-End PCS
其實(shí)我也沒有必要多廢話，就看數(shù)據(jù)手冊里面講的很清楚：
UG811有，UG476也有。

所謂的Near-End，以及Far-end代表的就是自己的FPGA的MGT和另外的FPGA的MGT。
而PCS以及PMA是MGT的物理層結(jié)構(gòu)。
在博客：高速串行總線系列（3）GTX/GTH 物理層結(jié)構(gòu)分析
以及UG476中都有講。
我們的TX用戶接口的并行數(shù)據(jù)是先到PCS之后再到PMA的，而RX的接收到的串行數(shù)據(jù)先到PMA在到PCS。
中間存在串并轉(zhuǎn)換，不在細(xì)講。
由此可見，要做內(nèi)部自回環(huán)以及外部自回環(huán)，都可以通過IBERT來實(shí)現(xiàn)。
當(dāng)然還有一個選擇None，也是外回環(huán)。
回環(huán)的過程是：
Traffic Generator產(chǎn)生數(shù)據(jù)通過TX發(fā)送出去，之后經(jīng)過一系列路徑，在由RX接收最終到達(dá)Traffic Checker，經(jīng)過將發(fā)送的數(shù)據(jù)與接收數(shù)據(jù)對比，可以得到各種報告，包括眼圖等。

補(bǔ)充

要做內(nèi)回環(huán)也好，外回環(huán)也好，我們需要選擇是那個通道發(fā)送以及那個通道接收，這就需要create link，可以選擇該bank上的任意一個通道發(fā)送以及任意一個通道接收。當(dāng)然還有一個最簡單的辦法，就是刪了所有的link，點(diǎn)擊auto link（類似這樣的），Vivado會自動探測到那一路鏈接有通信。
通常都是X0Y6通道發(fā)，X0Y6通道收，類似如此，畢竟成雙成對才是真理。