鈍化層刻蝕對厚鋁鋁須缺陷影響的研究

國產中微機臺在鈍化層刻蝕工藝應用中發(fā)現(xiàn)容易導致后續(xù)的鋁薄膜濺射工藝出現(xiàn)鋁須缺陷（Whisker），進而造成產品出現(xiàn)開路/短路良率異常。影響 AL whisker 的因素很多，主要有兩方面：一是由于 AL film 和上下地間 TiN film 之間熱應力的不匹配容易導致 AL whisker，其主要由鋁濺射自身工藝能力決定；二是前層表面狀況的影響。討論中微機臺刻蝕后的表面殘留導致 Al 濺射后出現(xiàn)鋁須缺陷的現(xiàn)象，并對其成因進行系統(tǒng)性分析，同時對其解決方案進行詳細的介紹。

關鍵詞：集成電路制造；鈍化層刻蝕；表面殘留；鋁晶須缺陷；開路/短路良率失效

1 引言

隨著器件尺寸的不斷縮小對于后端金屬布線低電阻阻抗和良好散熱的要求越來越苛刻，金屬布線進入銅互連時代。但由于鋁表面更容易形成氧化鋁鈍化層從而阻止自身被進一步氧化和腐蝕，所以頂層金屬連線基于封裝引線的要求仍然選擇更具穩(wěn)定性的鋁線工藝[1-4]。

中微機臺在 55LP 鈍化層刻蝕工藝展開階段產品上反饋有開路/短路良率異常，良率失效主要分布在晶片（wafer）邊緣區(qū)域，良率損失約 2~4%。開路/短路良率失效分布跟在線 APL-DEP 站點后檢測到的鋁須缺陷分布高度一致，如圖 1 所示。

通過對產品缺陷進行 TEM 剖面分析發(fā)現(xiàn)由于缺陷的存在導致兩條鋁線之間的間距區(qū)域底部存在鋁殘留，而這也是導致產品出現(xiàn)開路/短路良率失效的原因所在，如圖 2 所示。

2 鋁須缺陷造成良率失效實驗和數(shù)據(jù)分析

鋁薄膜濺射工藝過程中的鋁須缺陷（whisker）是業(yè)界普遍存在的問題，很難徹底消除，尤其是鋁膜厚度超過 20 k? 的厚鋁工藝。但業(yè)界對 whisker通常的認知是不會對產品良率造成負面的影響，實際上通過了解業(yè)內幾個主流 IC 制造 FAB 的情況來看，普遍存在較嚴重的 whisker 缺陷問題，同時這種類型的缺陷也確實沒有造成產品良率失效。

但華力 55LP 平臺產品上良率跟鋁須缺陷之間的出現(xiàn)了很強相關性，究其原因存在以下兩種可能：（1）華力 55LP 產品平臺由于產品設計上的需要主要采用的是 28 k? 鋁膜厚度，其屬于典型的厚鋁工藝，鋁濺射薄膜厚度越厚鋁須缺陷的工藝窗口約小，whisker 缺陷越難以控制。（2）在產品版圖設計上鋁線之間的間距相對較小，因此產品對晶須缺陷的容忍度越低，對鋁須缺陷的要求也越高。華力 55LP 產品鋁線最小設計尺寸約 1.8μm。當 whisker 缺陷尺寸（通常在 1~2μm）跟鋁線寬 space 可以相比擬時，這種缺陷就可能會造成鋁線之間的短路，最終造成產品出現(xiàn)良率問題。

通過對產品進行逐層跟蹤分析（見圖 3），可以看到當鋁須缺陷恰好落在很窄的兩條鋁線 Space 附近的時候將會造成鋁線之間的短路，當然這種情況的發(fā)生存在一定的幾率，但當鋁須缺陷達到一定的數(shù)量時，這種幾率將不可以被忽視；因此可以看出華力 55LP 平臺產品對鋁須缺陷的容忍度更低，要求更高。

3 中微機臺鋁須缺陷成因分析

3.1由刻蝕主因造成的 whisker 缺陷機理分析

影響 AL whisker 的因素很多，主要有兩個方面：（1）由于 AL film 和上下地間 TiN film 之間熱應力的不匹配容易導致 AL whisker，其主要由鋁濺射自身工藝能力決定。（2）前層表面狀況的影響，如前層鈍化層刻蝕后的表面狀況、刻蝕后濕法腐蝕去除表面聚合物（polymer）能力等。

55LP 鈍化層刻蝕基準條件是 LAM FlexDD 機臺，相對 LAM 基準條件中微機臺的鋁須缺陷狀況明顯要差?；?Al whisker 缺陷形成機理懷疑中微機臺刻蝕后 wafer 表面聚合物過重，從而造成其后的鋁濺射薄膜工藝過程中形成較嚴重的鋁須缺陷。因此在中微機臺腔體進行聚合物（polymer）惡化實驗以確認 wafer polymer 跟 Al whisker 之間的相關性。

實驗結果表明：過重的 wafer 表面 polymer將導致嚴重 Al whisker 缺陷，同時 wafer 邊緣鋁須缺陷明顯嚴重，其分布跟產品開路/短路失效分布一致。圖 4，聚合物惡化實驗@AMEC 出現(xiàn) worse 鋁須缺陷分布。

通過使用掃描電子顯微鏡，對刻蝕后的 wafer 表面狀態(tài)進行比對分析發(fā)現(xiàn)，AMEC 機臺 wafer 邊緣 polymer 狀態(tài)相對 LAM 基準條件明顯要差（如圖 5 所示），這也跟 wafer 邊緣容易出現(xiàn)嚴重鋁須缺陷吻合。

3.2 中微機臺刻蝕聚合物狀況分析

基于以上分析，中微機臺刻蝕后的 wafer 邊緣表面 polymer 較重，這也是導致 wafer 邊緣鋁須缺陷的原因所在。

以 LAM 機臺作為基準，下面我們試著從國產中微機臺的工藝條件、腔體結構，部件材料等多個角度進行系統(tǒng)性的比對分析，從而確認 wafer 邊緣表面polymer 較重的根本原因有以下三個方面：RF 系統(tǒng)差異；上電極（Shower head）材質差異；工藝條件差異。分別進行闡述。

（1）RF 系統(tǒng)差異。中微機臺 Source RF 采用了 60 MHz 高頻，而 LAM 采用 27 MHz 相對低頻的 RF交流電源。采用更高的 Source RF 頻率反應氣體將更容易發(fā)生電離，相對 27 MHz RF，同一工藝條件下 60 MHz RF 等離子濃度高約 50%，更高的等離子體（plasma）濃度將會產生更多的聚合物，如圖 6 所示。

（2）上電極（Shower head）材質差異：中微機臺上電極采用 SiC 材質，LAM 采用存 Silicon 材質。Si-Si 鍵能 222 KJ/mol, 而 Si-C 鍵能達到 318 KJ/mol，由于 Si-C 具有更強的鍵能，使得 Si-C 材質物理特性更穩(wěn)定，具有更高的抗刻蝕性能。所以相對于純 Si 上電極，等離子體中與 SiC 材質上電極產生反應的 CF* 活性成分更少，也就是更多的 CF* 成分與 wafer 介質進行反應，因此也產生更多的聚合物。

（3）工藝條件差異：中微機臺采用 CF4/CHF3刻蝕工藝氣體，同時上電極工藝溫度設定 120℃，而 LAM 主要采用 CF4 工藝氣體，上電極工藝溫度設定為 80℃，如圖 7 所示。

CF4/CHF3 刻蝕工藝氣體由于 CHF3 的存在將產生更低 F/C 比例的等離子體，因此將產生更多的polymer。同時更高的上電極工藝溫度設定將會促使刻蝕工藝過程中聚合物更容易趨向于 wafer，從而在wafer 表面形成更重的 polymer。

4 改善方案探討

針對聚合物產生的原因分析，為解決刻蝕后表面聚合物狀態(tài)過重問題，并最終解決后續(xù) Al 濺射過程中產生鋁須缺陷的問題。考慮從 2 個方向進行改善。

（1）聚焦環(huán)部件優(yōu)化。針對原因 1 和原因 2，通過優(yōu)化聚焦環(huán)部件來改善 wafer 邊緣 polymer 聚集狀況。

聚焦環(huán)部件優(yōu)化基于原因 1 和原因 2，可以看出由于中微機臺的腔體結構的特性造成工藝 polymer 相對 LAM 較重，尤其在 wafer 邊緣區(qū)域。為此，通過聚焦環(huán)部件尺寸來改善 wafer 邊緣聚合物聚集狀況，如圖 8 所示。

通過增加 wafer 與聚焦環(huán)之間的縱向間距（從0.18 mm 增加至 0.88 mm），從而在 wafer edge/bevel區(qū)域引入 plasma 以幫助清除 wafer edge/bevle 區(qū)域的polymer，進而改善 wafer 邊緣的聚合物狀況。

（2）工藝條件優(yōu)化。針對原因 3，優(yōu)化工藝配方通過去除 CHF3 polymer gas 以降低 polymer。同時上電極溫度設定從 120℃ 降低到 80℃，促使刻蝕工藝過程中聚合物更容易趨向于 wafer。從而在 wafer 表面形成更重的 polymer。

圖 9，相同倍率下新/舊聚焦環(huán) wafer 邊緣表面狀態(tài)比對。圖 10，新條件缺陷及良率結果。

5 結語

（1）55LP 鈍化層刻蝕后表面的 polymer 過重容易導致鋁膜濺射工藝出現(xiàn)較嚴重的鋁須缺陷，并造成出現(xiàn)開路/短路良率失效。

（2）國產中微機臺由于腔體結構設計以及工藝條件設定上的差異造成刻蝕后 wafer 邊緣聚合物過重，并且很難被后續(xù)的濕法腐蝕去除。

（3）通過聚焦環(huán)部件優(yōu)化、刻蝕程式優(yōu)化及上電極溫度調整有效地改善刻蝕后 wafer 邊緣聚合物狀況，并最終解決避免出現(xiàn)鋁須缺陷的問題。

本論文借助于 SEM、TEM 等多種分析工具找出了中微機臺鈍化層刻蝕開路/短路良率失效的根本原因，并通過系統(tǒng)化分析給出了有效的解決方案，從而及時解決了國產中微機臺在量產過程中出現(xiàn)的低良率問題，確保機臺產能滿足公司的量產需求，同時為國產機臺在工藝應用推廣方面做出貢獻。

參考文獻

[1] MiCHAEL Quirk，Julian Seada，韓鄭生.半導體制造技術[M]. 北京：電子工業(yè)出版社，2004.

[2] K.A.Jackson，屠海令，萬群.半導體工藝[M]. 北京：科學出版社，1999.

[3] A. Agarwal, S. Banna, V. Todarow, S. Rauf, and K. Collins.Trans[J]. Plasma Sci, 2011, 39(2516).

[4] The science and Engineering of Microelectronic Fabrication, Stephen A[M]. Campbell, 2001.