uPP是具有專用數(shù)據(jù)線和最小控制信號(hào)的并行接口,時(shí)鐘同步傳輸接口,支持單倍數(shù)據(jù)速率和雙倍數(shù)據(jù)速率傳輸。設(shè)計(jì)用于與8bit數(shù)據(jù)位寬的高速ADC、DAC或者FPGA進(jìn)行連接。
uPP內(nèi)置獨(dú)立DMA控制器,保證數(shù)據(jù)傳輸期間最小化CPU開銷。DMA控制器有兩個(gè)DMA通道,支持?jǐn)?shù)據(jù)交錯(cuò)模式。同時(shí)uPP內(nèi)部連接專用數(shù)據(jù)RAM(發(fā)送和接收各一個(gè)),每個(gè)大小512B。
功能框圖

圖1 uPP功能框圖
傳輸模式
數(shù)據(jù)通道編號(hào)遵循:
?I/O通道標(biāo)記為 “ I/O”
?DMA通道標(biāo)記為 “通道 I” 和 “通道Q”
圖2說明了在SDR模式下或DDR模式下接收的數(shù)據(jù)流。只使用一個(gè)DMA通道(通道I)。

圖2 在SDR模式下或DDR模式下接收
圖3說明了在SDR模式下或DDR模式下發(fā)送的數(shù)據(jù)流。只使用一個(gè)DMA通道(通道I)。

圖3 在SDR模式下或DDR模式下發(fā)送
圖4說明了在DDR交錯(cuò)模式下接收的數(shù)據(jù)流。使用兩個(gè)DMA通道(通道I和通道Q)。SDR交錯(cuò)模式在接收模式下不可用。

圖4 在DDR交錯(cuò)模式下接收
圖5說明了在SDR交錯(cuò)模式下和DDR交錯(cuò)模式下發(fā)送的數(shù)據(jù)流。使用兩個(gè)DMA通道(通道I和通道Q)。

圖5 在SDR交錯(cuò)模式或DDR交錯(cuò)模式下發(fā)送
DMA控制器描述
每個(gè)DMA通道需要配置四個(gè)參數(shù):窗口地址,字節(jié)計(jì)數(shù),行計(jì)數(shù)和行偏移地址。
窗口地址:uPP數(shù)據(jù)存儲(chǔ)器中的第一個(gè)字節(jié)的位置。uPP工作在接收模式時(shí),DMA通道從I/O端口接收輸入數(shù)據(jù)寫入該地址。uPP工作在發(fā)送模式時(shí),DMA通道從該地址開始讀取數(shù)據(jù)并將數(shù)據(jù)發(fā)送到I/O端口。窗口地址64bit邊界對(duì)齊(地址低三位為0)。
字節(jié)計(jì)數(shù):每行的字節(jié)數(shù)。字節(jié)計(jì)數(shù)為偶數(shù)。
行計(jì)數(shù):每個(gè)窗口的行數(shù)。傳輸?shù)淖止?jié)總數(shù)等于字節(jié)計(jì)數(shù)X行計(jì)數(shù)。
行偏移地址:連續(xù)行中第一個(gè)字節(jié)間的偏移地址。64bit對(duì)齊。
圖6顯示了典型的DMA窗口定義。

圖6 DMA窗口和存儲(chǔ)結(jié)構(gòu)
其中行偏移地址=字節(jié)計(jì)數(shù)。讀取數(shù)據(jù)是存儲(chǔ)器中的大小等于行計(jì)數(shù)X字節(jié)計(jì)數(shù)的連續(xù)數(shù)據(jù)塊。
行偏移地址=0,說明數(shù)據(jù)由單行組成。發(fā)送模式下,DMA通道連續(xù)發(fā)送該行。接收模式下,DMA通道重復(fù)寫入該行存儲(chǔ)空間。
如果DMA通道被初始化并且空閑時(shí),DMA通道I和通道Q的配置參數(shù)可以直接寫入相應(yīng)描述寄存器中,DMA傳輸立即開始。同時(shí)每個(gè)DMA通道允許第二次配置在當(dāng)前DMA傳輸仍在運(yùn)行時(shí)排隊(duì)。每個(gè)DMA通道最多支持有一個(gè)傳輸進(jìn)行和一個(gè)排隊(duì),這可以保證傳輸在邊界上連續(xù)。但是DMA不支持自動(dòng)重新寫入。DMA控制器總是以64字節(jié)對(duì)存儲(chǔ)器進(jìn)行突發(fā)讀寫。
協(xié)議描述
接口信號(hào)說明
| 信號(hào) | 說明 |
| CLK |
發(fā)送或接收時(shí)鐘 發(fā)送模式下輸出 接收模式下輸入 |
| START |
每行(幀)的第一個(gè)數(shù)據(jù)字 發(fā)送模式下輸出 接收模式下輸入 極性可編程 接收端選用信號(hào),如果不使用,接收端可忽略 |
| ENABLE |
數(shù)據(jù)有效信號(hào) 發(fā)送模式下輸出 接收模式下輸入 極性可編程 接收端選用信號(hào),如果不使用,接收端可忽略 |
| WAIT |
表示接收端沒有準(zhǔn)備好接收數(shù)據(jù)。uPP在等待信號(hào)為高后的下一個(gè)時(shí)鐘周期停止發(fā)送數(shù)據(jù) 發(fā)送模式下輸入 接收模式下輸出 極性可編程 WAIT信號(hào)需要接收端置位一個(gè)完整時(shí)鐘周期 發(fā)送端選用信號(hào),如果不使用,發(fā)送端可忽略 |
| DATA[7:0] | 數(shù)據(jù)信號(hào) |
信號(hào)時(shí)序圖
下圖中,標(biāo)記(i)表示信號(hào)為輸入,標(biāo)記(o)表示信號(hào)為輸出。時(shí)序圖中所有信號(hào)默認(rèn)極性。

圖7 uPP在SDR模式下接收

圖8 uPP在SDR模式下發(fā)送

圖9 uPP在SDR交錯(cuò)模式下發(fā)送
uPP在SDR交錯(cuò)模式發(fā)送時(shí),來自DMA通道I的每個(gè)數(shù)據(jù)字的START信號(hào)都有效。

圖10 uPP在DDR交錯(cuò)模式下接收

圖11 uPP在DDR交錯(cuò)模式下發(fā)送

圖12 uPP在DDR模式下接收

圖13 uPP在DDR模式下發(fā)送
初始化和操作
下面是初始化和配置uPP外設(shè)的分步說明。上電復(fù)位后:
1.配置管腳(如果有復(fù)用)
2.使能時(shí)鐘,配置時(shí)鐘分頻
3.進(jìn)行外設(shè)復(fù)位
4.配置DMA通道控制,包括傳輸模式,傳輸方向,交錯(cuò)模式和傳輸閾值
5.配置接口信號(hào),控制信號(hào)使能,控制信號(hào)極性和數(shù)據(jù)信號(hào)空閑狀態(tài)
6.開啟中斷使能
7.使能uPP外設(shè)
8.配置通道參數(shù),開始DMA傳輸
9.中斷事件查看與中斷處理
-
dsp
+關(guān)注
關(guān)注
559文章
8208瀏覽量
363750 -
控制器
+關(guān)注
關(guān)注
114文章
17624瀏覽量
190059 -
并行接口
+關(guān)注
關(guān)注
0文章
35瀏覽量
15640 -
并行端口
+關(guān)注
關(guān)注
0文章
13瀏覽量
10882
原文標(biāo)題:DSP通用并行端口uPP技術(shù)詳解
文章出處:【微信號(hào):中科本原,微信公眾號(hào):中科本原】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
關(guān)于c6748的upp問題
uPP_B_TO_A庫Tronlong.DSP.C6000.C6748.Driver.uPP.lib是否有源代碼?
uPP數(shù)據(jù)出現(xiàn)誤碼
怎么使用DA模塊通過upp傳回dsp端?
FPGA與DSP通過upp通信參數(shù)設(shè)置對(duì)嗎?
在TL138開發(fā)板上使用syslink工程upp例程外部循環(huán)成功,在定制板上upp通信失敗,求助
FPGA與DSP如何進(jìn)行通過UPP通信
dsp通過upp接收數(shù)據(jù)時(shí)出現(xiàn)問題的解決辦法?
C6748的UPP使用時(shí),必須是帶著DSP/BIOS操作系統(tǒng)嗎?
PC機(jī)與DSP之間的并行通訊技術(shù)
TMS320C672x DSP通用主機(jī)端口接口(UHPI)參考指南

DSP通用并行端口uPP技術(shù)詳解
評(píng)論