在嵌入式設(shè)備、邊緣計(jì)算、工業(yè)控制等領(lǐng)域快速崛起的同時(shí),開發(fā)人員越來(lái)越多地面對(duì)一個(gè)問題:
硬件資源有限,但對(duì)高速存儲(chǔ)的需求卻越來(lái)越高。這些平臺(tái)可能沒有 PCIe 硬核,或者無(wú)法承擔(dān)高昂的硬件成本。
NVMe SPCle IP 正是為這樣的場(chǎng)景量身定制。通過(guò)結(jié)合 PCIe 軟核 IP 與 NVMe 主機(jī)控制器,讓開發(fā)人員在無(wú)硬核的情況下,也能輕松接入 NVMe SSD,突破了傳統(tǒng)存儲(chǔ)方案的硬件限制。
簡(jiǎn)單來(lái)說(shuō),NVMe SPCle IP 的存在,讓高性能存儲(chǔ)不再是高成本設(shè)備的專屬。
ALINX NVMe SPCle IP 詳情

IP 資源消耗表

注:IP實(shí)際邏輯資源消耗受實(shí)例化中其他邏輯資源消耗影響
產(chǎn)品特性
功能實(shí)現(xiàn):帶有 PCIe 軟核 IP 的 NVMe 主機(jī)控制器,實(shí)現(xiàn)不依靠 CPU 訪問外置內(nèi)存 NVMe SSD,自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊,自動(dòng)提交和完成命令
兼容性:命令支持(Identify, Write, Read, Flush),支持 PCIe Gen 1.0-4.0,兼容 NVME 1.4 協(xié)議
性能參數(shù):(1) 支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令(2) 基于 PCIe3.0 X4 讀寫速率均可達(dá)到 3000 MB/s(3) MPSMIN (最小內(nèi)存頁(yè)傳輸大小):4 Kbyte(4) MDTS (最大數(shù)據(jù)傳輸大?。褐辽?128 Kbyte 或者沒有限制(5) LBA 單元:512 字節(jié)或者 4096 字節(jié)
參考設(shè)計(jì):XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD
技術(shù)支持:提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)
ALINX NVMe SPCle IP 應(yīng)用交互

如圖所示,ALINX NVMe SPCIe IP 包含的 PCIe 軟核 IP,完成了 PCIe 協(xié)議的數(shù)據(jù)鏈路層和物理層的部分功能。其物理接口通過(guò) PIPE 接口與 AMD PCIe PHY 連接,AMD PCIe PHY 包括收發(fā)器和均衡器邏輯,用于實(shí)現(xiàn)高速數(shù)據(jù)傳輸。
NVMe SPCIe IP 由 NVMe IP 和 PCIe 軟核 IP 組成,因此 NVMe SPCIe IP 在功能上與 NVMe AXI IP 相似性。
下表顯示了 NVMe SPCIe IP 和 NVMe AXI IP 的比較信息。

如圖所示,NVMe SPCIe IP 的主要優(yōu)點(diǎn)是不需要使用 PCIe 硬核 IP。因此,SSD 的最大數(shù)量不受 PCIe 硬核 IP 數(shù)量的限制,而是受收發(fā)器模塊數(shù)量和資源的限制。但是 NVMe SPCIe IP 的資源消耗較 NVMe AXI IP 高,且僅支持 4 Lane PCIe Gen3 SSD。
ALINX NVMe IP 選型
ALINX 推薦在需要大容量存儲(chǔ)和高速存儲(chǔ)的應(yīng)用場(chǎng)景中,優(yōu)先使用不包含 PCIe 硬核 IP 的低成本 FPGA。
當(dāng)用戶所選設(shè)備沒有足夠的 PCIe 硬核 IP 來(lái)連接所有 NVMe SSD 時(shí),可以同時(shí)使用 NVMe AXI IP 和 NVMe SPCIe IP 進(jìn)行系統(tǒng)設(shè)計(jì),如下圖所示。

當(dāng)所選 FPGA 器件已經(jīng)集成了 PCIE 硬核 IP,并且數(shù)量足夠時(shí),建議使用 NVMe AXI IP 進(jìn)行設(shè)計(jì),以減少 FPGA 資源的占用。
有關(guān) NVMe IP 的更多信息,您可以隨時(shí)聯(lián)系 ALINX 進(jìn)行咨詢(021-67676997)。ALINX 還可為您提供 FPGA 器件的參考設(shè)計(jì)評(píng)估服務(wù),幫助您選擇最合適的產(chǎn)品和方案。
審核編輯 黃宇
-
FPGA
+關(guān)注
關(guān)注
1653文章
22270瀏覽量
629745 -
存儲(chǔ)
+關(guān)注
關(guān)注
13文章
4683瀏覽量
89524 -
IP
+關(guān)注
關(guān)注
5文章
1849瀏覽量
154832 -
高速存儲(chǔ)
+關(guān)注
關(guān)注
0文章
15瀏覽量
6061
發(fā)布評(píng)論請(qǐng)先 登錄
Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)30: NVMe 設(shè)備模型設(shè)計(jì)
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)
轉(zhuǎn)讓一塊ALINX的FPGA開發(fā)板
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)
NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)
NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)
NVMe協(xié)議研究掃盲
NVMe協(xié)議簡(jiǎn)介2
NVMe協(xié)議簡(jiǎn)要分析
NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換
NVMe IP開發(fā)速成: 三個(gè)月不是夢(mèng)
ALINX NVME SPCle IP特性詳解
ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP核
盤點(diǎn)2024年度ALINX IP核/FMC子卡系列新品

ALINX NVME SPCle IP 特性詳解
評(píng)論