chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ALINX NVME SPCle IP 特性詳解

FPGA技術(shù)專欄 ? 來(lái)源:FPGA技術(shù)專欄 ? 作者:FPGA技術(shù)專欄 ? 2025-02-20 15:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

嵌入式設(shè)備、邊緣計(jì)算、工業(yè)控制等領(lǐng)域快速崛起的同時(shí),開發(fā)人員越來(lái)越多地面對(duì)一個(gè)問題:

硬件資源有限,但對(duì)高速存儲(chǔ)的需求卻越來(lái)越高。這些平臺(tái)可能沒有 PCIe 硬核,或者無(wú)法承擔(dān)高昂的硬件成本。

NVMe SPCle IP 正是為這樣的場(chǎng)景量身定制。通過(guò)結(jié)合 PCIe 軟核 IP 與 NVMe 主機(jī)控制器,讓開發(fā)人員在無(wú)硬核的情況下,也能輕松接入 NVMe SSD,突破了傳統(tǒng)存儲(chǔ)方案的硬件限制。

簡(jiǎn)單來(lái)說(shuō),NVMe SPCle IP 的存在,讓高性能存儲(chǔ)不再是高成本設(shè)備的專屬。

ALINX NVMe SPCle IP 詳情

wKgZO2e22yyAKwdCAAA5KiR0f00565.png

IP 資源消耗表

wKgZPGe22yyAGRKrAAAz_J02QPQ834.png

注:IP實(shí)際邏輯資源消耗受實(shí)例化中其他邏輯資源消耗影響

產(chǎn)品特性

功能實(shí)現(xiàn):帶有 PCIe 軟核 IP 的 NVMe 主機(jī)控制器,實(shí)現(xiàn)不依靠 CPU 訪問外置內(nèi)存 NVMe SSD,自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊,自動(dòng)提交和完成命令

兼容性:命令支持(Identify, Write, Read, Flush),支持 PCIe Gen 1.0-4.0,兼容 NVME 1.4 協(xié)議

性能參數(shù):(1) 支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令(2) 基于 PCIe3.0 X4 讀寫速率均可達(dá)到 3000 MB/s(3) MPSMIN (最小內(nèi)存頁(yè)傳輸大小):4 Kbyte(4) MDTS (最大數(shù)據(jù)傳輸大?。褐辽?128 Kbyte 或者沒有限制(5) LBA 單元:512 字節(jié)或者 4096 字節(jié)

參考設(shè)計(jì):XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

技術(shù)支持:提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)

ALINX NVMe SPCle IP 應(yīng)用交互

wKgZO2e22y2APBHHAABDLFcuh-U943.png

如圖所示,ALINX NVMe SPCIe IP 包含的 PCIe 軟核 IP,完成了 PCIe 協(xié)議的數(shù)據(jù)鏈路層和物理層的部分功能。其物理接口通過(guò) PIPE 接口與 AMD PCIe PHY 連接,AMD PCIe PHY 包括收發(fā)器和均衡器邏輯,用于實(shí)現(xiàn)高速數(shù)據(jù)傳輸。

NVMe SPCIe IP 由 NVMe IP 和 PCIe 軟核 IP 組成,因此 NVMe SPCIe IP 在功能上與 NVMe AXI IP 相似性。

下表顯示了 NVMe SPCIe IP 和 NVMe AXI IP 的比較信息。

wKgZPGe22y2AbWKMAACcBvcJff0167.png

如圖所示,NVMe SPCIe IP 的主要優(yōu)點(diǎn)是不需要使用 PCIe 硬核 IP。因此,SSD 的最大數(shù)量不受 PCIe 硬核 IP 數(shù)量的限制,而是受收發(fā)器模塊數(shù)量和資源的限制。但是 NVMe SPCIe IP 的資源消耗較 NVMe AXI IP 高,且僅支持 4 Lane PCIe Gen3 SSD。

ALINX NVMe IP 選型

ALINX 推薦在需要大容量存儲(chǔ)和高速存儲(chǔ)的應(yīng)用場(chǎng)景中,優(yōu)先使用不包含 PCIe 硬核 IP 的低成本 FPGA

當(dāng)用戶所選設(shè)備沒有足夠的 PCIe 硬核 IP 來(lái)連接所有 NVMe SSD 時(shí),可以同時(shí)使用 NVMe AXI IP 和 NVMe SPCIe IP 進(jìn)行系統(tǒng)設(shè)計(jì),如下圖所示。

wKgZO2e22y6ATlA7AAA35NlE_nw900.png

當(dāng)所選 FPGA 器件已經(jīng)集成了 PCIE 硬核 IP,并且數(shù)量足夠時(shí),建議使用 NVMe AXI IP 進(jìn)行設(shè)計(jì),以減少 FPGA 資源的占用。

有關(guān) NVMe IP 的更多信息,您可以隨時(shí)聯(lián)系 ALINX 進(jìn)行咨詢(021-67676997)。ALINX 還可為您提供 FPGA 器件的參考設(shè)計(jì)評(píng)估服務(wù),幫助您選擇最合適的產(chǎn)品和方案。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1653

    文章

    22270

    瀏覽量

    629745
  • 存儲(chǔ)
    +關(guān)注

    關(guān)注

    13

    文章

    4683

    瀏覽量

    89524
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1849

    瀏覽量

    154832
  • 高速存儲(chǔ)
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    6061
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    ,使用NVMe的多隊(duì)列特性,NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個(gè)數(shù),按照NVMe隊(duì)列優(yōu)先級(jí)
    發(fā)表于 11-14 22:40

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)30: NVMe 設(shè)備模型設(shè)計(jì)

    NVMe 設(shè)備模型一方面模擬 PCIe EP 設(shè)備功能, 另一方面模擬 NVMe 行為功能,實(shí)現(xiàn) NVMe 協(xié)議事務(wù)的處理。 PCIe EP 設(shè)備具有 TYPE0 類型的配置空間, 要模擬NV
    發(fā)表于 09-29 09:31

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)

    驗(yàn)證的硬核 IP,因此在驗(yàn)證過(guò)程中可以只使用其接口進(jìn)行模擬,這將極大減小驗(yàn)證平臺(tái)復(fù)雜度和構(gòu)建難度,同時(shí)對(duì)驗(yàn)證的完備性影響較小.驗(yàn)證平臺(tái)由 UVM 驗(yàn)證包、DUT、AXI BRAM IPNVMe
    發(fā)表于 08-26 09:49

    轉(zhuǎn)讓一塊ALINX的FPGA開發(fā)板

    轉(zhuǎn)讓一塊ALINX的AXKU040開發(fā)板,成色非常新,買來(lái)基本沒用過(guò)
    發(fā)表于 08-02 16:53

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)

    驗(yàn)證的硬核 IP,因此在驗(yàn)證過(guò)程中可以只使用其接口進(jìn)行模擬,這將極大減小驗(yàn)證平臺(tái)復(fù)雜度和構(gòu)建難度,同時(shí)對(duì)驗(yàn)證的完備性影響較小.驗(yàn)證平臺(tái)由 UVM 驗(yàn)證包、DUT、AXI BRAM IPNVMe
    發(fā)表于 07-31 16:39

    NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    所設(shè)計(jì)的新系統(tǒng)架構(gòu)中,Nvme over PCIe IP通過(guò) PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系統(tǒng)控制, 以及 AXI4 接口用于數(shù)據(jù)傳輸
    的頭像 發(fā)表于 06-29 17:46 ?876次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    請(qǐng)求數(shù)據(jù)傳輸, 數(shù)據(jù)傳輸通過(guò) AXI4總線接口對(duì)接用戶邏輯, 使用突發(fā)傳輸提高數(shù)據(jù)傳輸性能。 圖1 Nvme邏 輯加速IP系統(tǒng)架構(gòu)圖 新系統(tǒng)中,Nvme邏輯加速IP通過(guò) PCIe 3.
    發(fā)表于 06-29 17:42

    NVMe協(xié)議研究掃盲

    電子科技大學(xué)的王琳琳基于Zynq完成了NVMe SSD的讀寫控制,通過(guò)在的PS端運(yùn)行Linux系統(tǒng),在PL端通過(guò)PCIe硬核IP連接NVMe SSD,實(shí)現(xiàn)了135 MB/s的寫入速度和143 MB/s的讀取
    發(fā)表于 06-02 23:28

    NVMe協(xié)議簡(jiǎn)介2

    NVMe指令提交與完成機(jī)制 NVMe指令提交與完成機(jī)制是NVMe協(xié)議的核心,該機(jī)制制定了NVMe指令的交互流程和處理步驟。在基于PCIe的NVMe
    發(fā)表于 05-15 23:15

    NVMe協(xié)議簡(jiǎn)要分析

    NVM Express(NVMe)是一種高性能、可擴(kuò)展的接口協(xié)議,用于通過(guò)PCI express(PCIe)總線,實(shí)現(xiàn)主機(jī)軟件與NVM設(shè)備之間的通信。目前,由于NVMe SSD相比于SATA SSD
    發(fā)表于 05-15 00:34

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    這是NVMe控制器IP設(shè)計(jì)系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口之間
    發(fā)表于 05-10 14:33

    NVMe IP開發(fā)速成: 三個(gè)月不是夢(mèng)

    作為NVMe IP開發(fā)者,在構(gòu)建IP時(shí)總是需要不斷修改,然后編譯上板測(cè)試,每一次編譯,少則20分鐘,多則兩三個(gè)小時(shí),對(duì)IP的熱情總是在滿懷期待的希望等待中磨滅,
    的頭像 發(fā)表于 04-14 19:52 ?783次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>開發(fā)速成: 三個(gè)月不是夢(mèng)

    ALINX NVME SPCle IP特性詳解

    在嵌入式設(shè)備、邊緣計(jì)算、工業(yè)控制等領(lǐng)域快速崛起的同時(shí),開發(fā)人員越來(lái)越多地面對(duì)一個(gè)問題。
    的頭像 發(fā)表于 02-19 16:27 ?632次閱讀
    <b class='flag-5'>ALINX</b> <b class='flag-5'>NVME</b> <b class='flag-5'>SPCle</b> <b class='flag-5'>IP</b><b class='flag-5'>特性</b><b class='flag-5'>詳解</b>

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    ALINX近日宣布,基于AMD 100G以太網(wǎng)MAC IP,成功開發(fā)出全新的100G以太網(wǎng)UDP/IP協(xié)議棧IP核。該IP核在數(shù)據(jù)傳輸方面表
    的頭像 發(fā)表于 01-07 11:25 ?1165次閱讀

    盤點(diǎn)2024年度ALINX IP核/FMC子卡系列新品

    芯驛電子自 2012 年成立以來(lái),旗下 AUMO 與 ALINX 兩大品牌,在智能車載與 FPGA 行業(yè)解決方案領(lǐng)域持續(xù)深耕。
    的頭像 發(fā)表于 01-02 09:30 ?1362次閱讀
    盤點(diǎn)2024年度<b class='flag-5'>ALINX</b> <b class='flag-5'>IP</b>核/FMC子卡系列新品