這個(gè)問題是逛TI論壇時(shí)看到的一個(gè)恒流源輸出漏電的問題，原帖沒有給出合適的解決方案，并且這個(gè)問題比較經(jīng)典，所以與各位道友一同分享我的看法和解決思路。

問題描述：

如圖所示，該LED恒流電路能滿足一般情況的需求，但是會(huì)有個(gè)小問題，即LED無法完全關(guān)斷。在輸入電壓等于0V，而且運(yùn)放的同相輸入端電壓也是零，檢測到三極管的基極電壓0.5v，LED會(huì)有點(diǎn)光，不仔細(xì)觀察無法發(fā)現(xiàn)。把三極管改成mos管后，mos管柵極電壓測試是0.7v，問題依然存在，LED還是微亮。

最后換運(yùn)放，同一型號的運(yùn)放有的沒有問題，有的有問題，基本一半一半的，提醒工程師注意這個(gè)問題。

問題分析：

那么問題出在了哪里呢?

那么就是VOS導(dǎo)致的采樣電阻上端會(huì)有微弱的電壓，從而導(dǎo)致三極管不能完全關(guān)斷，導(dǎo)致的漏電流使LED微亮。這顆運(yùn)放的參數(shù)看了一下，Vos典型值為±5mV，那么折算到10Ω電流采樣電阻上，電流就大概是0.5mA，也正是這點(diǎn)漏電流導(dǎo)致了LED微亮。

而VOS一般呈正態(tài)分布，所以這也解釋了帖子中描述的，替換運(yùn)放概率會(huì)解決LED微亮的Bug，而且基本一半一半好壞。由于SGM321的數(shù)據(jù)手冊中沒有Vos的正態(tài)分布圖，所以我在AD822的手冊中找了一個(gè)類似的正態(tài)分布圖，供各位參考。

仿真驗(yàn)證：

為了驗(yàn)證這一想法，我們打開Multisim，搭建類似的恒流源電路，由于沒有相應(yīng)的模型，所以選取理想運(yùn)放，并且設(shè)置其Vos和SGM321的參數(shù)相同，仿真分Vos為+5mV以及-5mV兩種情況進(jìn)行討論，來雙面驗(yàn)證我們的猜想。1. Vos==-5mV：同相輸入端電壓比反向輸入端電壓要小5mV。

2. Vos==+5mV：同相輸入端電壓比反向輸入端電壓要大5mV(但是由于這種單電源接法，仿真體現(xiàn)不出來)。

所以根據(jù)仿真也可以印證就是Vos導(dǎo)致的LED微亮，也就是這種電流源結(jié)構(gòu)存在漏電問題。那么如何解決呢?

解決方案1：更換精密運(yùn)放

更換精密運(yùn)放，可以減小Vos，那么就可以減小Vos導(dǎo)致的三極管，MOS管微導(dǎo)通導(dǎo)致的漏電。例如下圖仿真將Vos設(shè)為0V，基本不會(huì)有負(fù)載電流。

解決方案2：加大采樣電阻

加大采樣電阻，采樣電阻增大，可以減小漏電，因?yàn)榍懊嬉卜治鲞^，漏電流I = Vos/R。例如將采樣電阻增大10倍后，漏電流也相應(yīng)減小10倍。不過這種解決方案實(shí)際使用可能并不符合實(shí)際需求。

解決方案3：額外的增加偏置

額外的增加偏置，例如在反相輸入端上，額外增加一顆較大的電阻上拉到VCC，那么這樣就人為的增加了一個(gè)偏置電壓，那么就可以杜絕在輸入電壓為0V的時(shí)候產(chǎn)生的漏電現(xiàn)象。仿真如下：

Note：增加偏置電阻這個(gè)方法，會(huì)有點(diǎn)點(diǎn)改變恒流源的輸出電流曲線(不是很明顯)。例如下圖，是增加偏置電阻前后的輸出電流和輸入電壓的對應(yīng)曲線。

總結(jié)：解決方案很多，對成本敏感的話，可以增加偏置電阻。對成本不敏感的話，可以選擇精密運(yùn)放。

像這種同一型號的器件，有的行有的不行，那么就要往器件參數(shù)上去考慮，很有可能就是器件的某個(gè)或者多個(gè)參數(shù)導(dǎo)致的問題。硬件不會(huì)騙人，玄學(xué)一定是沒有考慮到的參數(shù)導(dǎo)致的，器件參數(shù)，溫度，亦或是環(huán)境干擾。

來源：本文轉(zhuǎn)載自24c01硬件電子公眾號