本文翻譯轉(zhuǎn)載于：Cadence Blog

作者：Satish Kumar Padhi

外圍器件互連快速通道 (PCIe) 是一種廣泛用于連接處理器、存儲(chǔ)器和外圍設(shè)備的高速接口標(biāo)準(zhǔn)。隨著 PCIe 在敏感數(shù)據(jù)處理和關(guān)鍵高速數(shù)據(jù)傳輸中的日益普及，確保驗(yàn)證過程中的數(shù)據(jù)完整性和加密成為首要目標(biāo)。在驗(yàn)證領(lǐng)域，隨機(jī)化被公認(rèn)為驅(qū)動(dòng)穩(wěn)健 PCIe 驗(yàn)證的關(guān)鍵技術(shù)。隨機(jī)化帶來了不可預(yù)測性，可模擬現(xiàn)實(shí)場景并發(fā)現(xiàn)設(shè)計(jì)中隱藏的問題。本文將探討隨機(jī)化在 PCIe IDE 驗(yàn)證中的重要性，重點(diǎn)介紹它如何在確保數(shù)據(jù)完整性和加密可靠性方面發(fā)揮關(guān)鍵作用，同時(shí)也揭示了該過程的獨(dú)特挑戰(zhàn)。

數(shù)據(jù)完整性

確保數(shù)據(jù)在傳輸過程中不發(fā)生任何變化。即便數(shù)據(jù)包僅出現(xiàn)輕微損壞，也可能對(duì)系統(tǒng)可靠性產(chǎn)生影響。因此，完整性是 PCIe 驗(yàn)證的一個(gè)核心要素。

數(shù)據(jù)加密

在傳輸過程中保護(hù)敏感數(shù)據(jù)，避免未經(jīng)授權(quán)的訪問。PCIe 中的加密遵循一定的標(biāo)準(zhǔn)，能夠在高速運(yùn)行時(shí)保障信息安全。

對(duì)于所有端點(diǎn)設(shè)備來說，在 PCIe 6.0 的 64GT/s 和 PCIe 7.0 的 128GT/s 高速數(shù)據(jù)傳輸速率下，確保數(shù)據(jù)完整性和數(shù)據(jù)加密至關(guān)重要。然而，驗(yàn)證這些機(jī)制需要采用全面的測試和驗(yàn)證方法，隨機(jī)化在其中發(fā)揮著關(guān)鍵作用。

PCIe 驗(yàn)證中的隨機(jī)化

隨機(jī)化是指生成具有不可預(yù)測輸入和條件的測試場景，呈現(xiàn)邊界情況。在 PCIe 驗(yàn)證中，隨機(jī)化有助于確保測試所有可能的行為，包括一些罕見或意外情況，這些情況可能導(dǎo)致數(shù)據(jù)損壞或加密失敗，繼而在后續(xù)階段引發(fā)嚴(yán)重問題。因此，我們正計(jì)劃將隨機(jī)化引入 PCIe IDE 驗(yàn)證，以便更有效地驗(yàn)證行為。

數(shù)據(jù)完整性驗(yàn)證的隨機(jī)化

以下是一些模擬真實(shí)流量情況的隨機(jī)驗(yàn)證方法，能夠揭示常規(guī)驗(yàn)證方法中可能不會(huì)出現(xiàn)的細(xì)微完整性問題。

1隨機(jī)數(shù)據(jù)包注入

該技術(shù)將數(shù)據(jù)包隨機(jī)化，并注入設(shè)備之間的通信流。在此過程中，我們向 PCIe 鏈路注入隨機(jī)、格式錯(cuò)誤或無序的數(shù)據(jù)包，并混合有效和無效的 IDE 加密數(shù)據(jù)包，以驗(yàn)證系統(tǒng)是否能夠檢測和拒絕未經(jīng)授權(quán)或無效的數(shù)據(jù)包，檢查數(shù)據(jù)包之間的加密/解密是否正確。在驗(yàn)證過程中，我們檢查系統(tǒng)在遇到無效數(shù)據(jù)包時(shí)是否能夠準(zhǔn)確記錄錯(cuò)誤或警報(bào)。這樣可以確保覆蓋不同的數(shù)據(jù)路徑，進(jìn)而實(shí)現(xiàn)可靠的協(xié)議檢查。

此方法有助于從以下方面評(píng)估 IDE 功能在 PCIe 中的彈性：

(i) 數(shù)據(jù)損壞：檢測系統(tǒng)是否能夠維護(hù)數(shù)據(jù)完整性。

(ii) 加密失?。簻y試隨機(jī)注入數(shù)據(jù)時(shí)的加密可靠性。

(iii) 數(shù)據(jù)包排序錯(cuò)誤：確保重新排序不會(huì)影響數(shù)據(jù)傳輸。

2隨機(jī)錯(cuò)誤和故障注入

模擬隨機(jī)位翻轉(zhuǎn)、PCRC 錯(cuò)誤或協(xié)議違規(guī)，幫助驗(yàn)證 PCIe 錯(cuò)誤檢測和糾正機(jī)制的可靠性。

這些方法有助于評(píng)估 PCIe IDE 實(shí)現(xiàn)的效果：

(i) 檢測并響應(yīng)意外錯(cuò)誤。

(ii) 在壓力下保持安全通信。

(iii) 遵循 PCIe 錯(cuò)誤恢復(fù)和報(bào)告機(jī)制(AER – 高級(jí)錯(cuò)誤報(bào)告)。

(iv) 確保加密和解密狀態(tài)在端點(diǎn)之間保持同步。

3流量模式隨機(jī)化

將數(shù)據(jù)包的順序、大小和傳輸時(shí)間隨機(jī)化，有助于測試設(shè)備如何在繁重、不可預(yù)測的流量負(fù)載下保持?jǐn)?shù)據(jù)完整性。

數(shù)據(jù)加密驗(yàn)證的隨機(jī)化

加密增加了驗(yàn)證的復(fù)雜性，因?yàn)閭鹘y(tǒng)檢查無法讀取加密的數(shù)據(jù)流。在測試不同場景下的加密時(shí)，隨機(jī)化起到了至關(guān)重要的作用。數(shù)據(jù)加密驗(yàn)證中的隨機(jī)化可確保識(shí)別和緩解密鑰重用或可預(yù)測模式等漏洞。

1隨機(jī)加密密鑰和有效載荷

隨機(jī)變化的密鑰和有效載荷有助于驗(yàn)證加密的正確性，而無需依賴硬編碼假設(shè)，確保加密邏輯在所有可能的輸入中都能正確運(yùn)行。

2隨機(jī)初始化向量 (IV)

許多加密協(xié)議要求每個(gè)事務(wù)都有唯一的 IV。隨機(jī) IV 可有效防止加密過程中的模式重復(fù)。要了解 IDE 密鑰管理流程，可以參考下圖，其中展示了使用 IDE_KM 協(xié)議的密鑰編程流程詳細(xì)示例。

圖 1：IDE_KM 示例

如圖 1 所示，IDE_KM 協(xié)議的功能包括啟動(dòng) IDE_KM 會(huì)話、設(shè)備能力發(fā)現(xiàn)、來自主機(jī)的密鑰請求、對(duì) PCIe 設(shè)備的密鑰編程以及密鑰確認(rèn)。首先，主機(jī)通過檢測是否存在 PCIe 設(shè)備來發(fā)起 IDE_KM 會(huì)話;如果設(shè)備支持 IDE 協(xié)議，系統(tǒng)將繼續(xù)執(zhí)行密鑰編程流程。然后通過查詢找到設(shè)備的加密功能，確定設(shè)備支持動(dòng)態(tài)密鑰更新還是靜態(tài)密鑰。隨后，主機(jī)向密鑰管理實(shí)體發(fā)送請求以獲得適用于設(shè)備的密鑰。在獲得密鑰后，主機(jī)會(huì)將其編程至 PCIe 端點(diǎn)上的 IDE 控制器中。此時(shí)，主機(jī)和設(shè)備使用相同的密鑰對(duì)流量進(jìn)行加密和驗(yàn)證。設(shè)備確認(rèn)收到并成功安裝加密密鑰后，將確認(rèn)消息發(fā)送回主機(jī)。主機(jī)和 PCIe 端點(diǎn)的密匙配置完成后，將建立安全的通信通道。從這一刻起，通過 PCIe 鏈路傳輸?shù)乃袛?shù)據(jù)都被加密，以確保數(shù)據(jù)的機(jī)密性和完整性。

IDE_KM 可用于安全分發(fā)密鑰，保持 PCIe 事務(wù)的機(jī)密性和完整性。此關(guān)鍵編程流程可確保在主機(jī)和 PCIe 設(shè)備之間建立安全的通信通道。因此，隨機(jī)密鑰方法可避免加密過程中的模式重復(fù)。

3隨機(jī)化 PHE

部分包頭加密 (PHE) 是 PCIe 6.0 完整性和數(shù)據(jù)加密 (IDE) 中的一個(gè)附加機(jī)制。PHE 驗(yàn)證使用各種流量;在用于驗(yàn)證 PHE 功能的 API 中引入隨機(jī)化，可以顯著提升數(shù)據(jù)加密的可靠性。

圖 2. 部分包頭加密

4IDE 地址關(guān)聯(lián)寄存器值的隨機(jī)化

IDE 地址關(guān)聯(lián)寄存器 1/2/3 應(yīng)根據(jù) IDE 伙伴端口的內(nèi)存地址范圍進(jìn)行配置。這些寄存器的字段包括多個(gè)值，如內(nèi)存基數(shù)下限、內(nèi)存限制下限、內(nèi)存基數(shù)上限和內(nèi)存限制上限。IDE 的實(shí)現(xiàn)可以包含多個(gè)寄存器塊，并支持多種配置選項(xiàng)，如 32 位或 64 位地址、不同的寄存器大小、0-255 個(gè)可選流、0-15 個(gè)地址塊等。隨機(jī)化驗(yàn)證可以幫助驗(yàn)證所有邊界情況。請參考圖 2。

圖 2. 部分包頭加密

5加密期間的隨機(jī)故障

隨機(jī)故障注入(例如，丟包或時(shí)間不匹配)可確保系統(tǒng)能夠處理中斷，防止數(shù)據(jù)泄露。

IDE 隨機(jī)化帶來的挑戰(zhàn)及其解決方案

隨機(jī)化引入了大量場景，而模擬每一種可能性需要龐大的計(jì)算量。約束隨機(jī)化將隨機(jī)輸入限制在有效范圍內(nèi)，但仍可覆蓋邊界情況。此外，使用覆蓋率驅(qū)動(dòng)的驗(yàn)證策略，能夠避免關(guān)鍵場景的測試存在過多冗余。

使用隨機(jī)輸入來驗(yàn)證加密數(shù)據(jù)會(huì)增加復(fù)雜性。加密會(huì)掩蓋數(shù)據(jù)，很難在不損害安全性的情況下驗(yàn)證輸出。我們可以在 IDE 回調(diào)中實(shí)現(xiàn)多種 IDE 檢查機(jī)制，直接分析加密流量，而無需進(jìn)行解密。

隨機(jī)化可能會(huì)引發(fā)意外故障，而且通常難以重現(xiàn)。通過使用基于種子的隨機(jī)化，特定的種子生成可重復(fù)的隨機(jī)序列，有助于更準(zhǔn)確地重現(xiàn)和分析行為。

結(jié)論

隨機(jī)化是 PCIe 驗(yàn)證中的一種強(qiáng)大技術(shù)，可確保有效驗(yàn)證數(shù)據(jù)的完整性和機(jī)密性，有助于我們發(fā)現(xiàn)非隨機(jī)測試可能遺漏的細(xì)微錯(cuò)誤和邊界情況。在 Cadence PCIe VIP 中，我們提供成熟的 IDE 驗(yàn)證機(jī)制，并通過嚴(yán)格的隨機(jī)驗(yàn)證確保數(shù)據(jù)完整性。為了實(shí)現(xiàn)安全高效的數(shù)據(jù)通信，我們采用強(qiáng)大且可靠的加密機(jī)制。然而，隨機(jī)化也帶來了諸多挑戰(zhàn)。為了克服這些挑戰(zhàn)，我們結(jié)合使用約束隨機(jī)化、基于種子的測試和覆蓋率驅(qū)動(dòng)的驗(yàn)證方法。如今，PCIe 正在以更快的速度發(fā)展，業(yè)內(nèi)也日益注重安全性，在此背景下，Cadence PCIe VIP 能夠滿足行業(yè)需求，通過驗(yàn)證高性能系統(tǒng)，確保在實(shí)際運(yùn)行時(shí)有效保障數(shù)據(jù)安全。