chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力呢

Dbwd_Imgtec ? 來(lái)源:未知 ? 作者:李建兵 ? 2018-03-16 15:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

問(wèn):為什么 CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力?


「速度區(qū)別主要是來(lái)自于架構(gòu)上的區(qū)別」是一個(gè)表面化的解釋。對(duì),架構(gòu)是不同。但是這種不同是目前各個(gè)廠家選擇的現(xiàn)狀,還是由于本質(zhì)的原因決定的?CPU 能不能增加核?GPU 那張圖為什么不需要 cache?

首先,CPU 能不能像 GPU 那樣去掉 cache?不行。GPU 能去掉 cache 關(guān)鍵在于兩個(gè)因素:數(shù)據(jù)的特殊性(高度對(duì)齊,pipeline 處理,不符合局部化假設(shè),很少回寫數(shù)據(jù))、高速度的總線。對(duì)于后一個(gè)問(wèn)題,CPU 受制于落后的數(shù)據(jù)總線標(biāo)準(zhǔn),理論上這是可以改觀的。對(duì)于前一個(gè)問(wèn)題,從理論上就很難解決。因?yàn)?CPU 要提供通用性,就不能限制處理數(shù)據(jù)的種類。這也是 GPGPU 永遠(yuǎn)無(wú)法取代 CPU 的原因。

其次,CPU 能不能增加很多核?不行。首先 cache 占掉了面積。其次,CPU 為了維護(hù) cache 的一致性,要增加每個(gè)核的復(fù)雜度。還有,為了更好的利用 cache 和處理非對(duì)齊以及需要大量回寫的數(shù)據(jù),CPU 需要復(fù)雜的優(yōu)化(分支預(yù)測(cè)、out-of-order 執(zhí)行、以及部分模擬 GPU 的 vectorization 指令和長(zhǎng)流水線)。所以一個(gè) CPU 核的復(fù)雜度要比 GPU 高的多,進(jìn)而成本就更高(并不是說(shuō)蝕刻的成本高,而是復(fù)雜度降低了成片率,所以最終成本會(huì)高)。所以 CPU 不能像 GPU 那樣增加核。

至于控制能力,GPU 的現(xiàn)狀是差于 CPU,但是并不是本質(zhì)問(wèn)題。而像遞歸這樣的控制,并不適合高度對(duì)齊和 pipeline 處理的數(shù)據(jù),本質(zhì)上還是數(shù)據(jù)問(wèn)題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11218

    瀏覽量

    222963
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    5099

    瀏覽量

    134468

原文標(biāo)題:為什么 CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力?

文章出處:【微信號(hào):Imgtec,微信公眾號(hào):Imagination Tech】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    為什么FPU在MCU中很重要

    核心去處理其他任務(wù)(如控制邏輯、通信、中斷處理),提高了系統(tǒng)的整體響應(yīng)能力和多任務(wù)處理能力。 降低功耗: 由于計(jì)算速度大大加快,完成相同計(jì)算任務(wù)所需的時(shí)間顯著縮短,CPU 可以更快地
    發(fā)表于 11-18 07:05

    蜂鳥內(nèi)核模塊浮點(diǎn)指令運(yùn)算數(shù)據(jù)的獲取

    核中是如何獲取所需的兩個(gè)操作數(shù)。 我們以浮點(diǎn)加法運(yùn)算為例。 首先,經(jīng)過(guò)分析我們發(fā)現(xiàn)整型指令寄存器的例化是通過(guò)循環(huán)完成的,所以我們可以用相同的方式例化32個(gè)32位浮點(diǎn)寄存器,相關(guān)代碼如下: 我們進(jìn)入例
    發(fā)表于 10-24 13:39

    E203添加浮點(diǎn)數(shù)方法:FPU控制邏輯

    。 2. FPU 設(shè)計(jì) 要實(shí)現(xiàn)整一個(gè) FPU 及其控制單元,首先要確定指令周期,以及浮點(diǎn)運(yùn)算的方式。 由于筆者首次使用 Verilog 設(shè)計(jì)修改 CPU,因此為了減少錯(cuò)誤、方便后續(xù)修改,筆者將單精度
    發(fā)表于 10-24 13:28

    蜂鳥E203的浮點(diǎn)指令集拓展(F拓展)

    關(guān)于蜂鳥E203的浮點(diǎn)指令集拓展(F拓展) Whetstone中有很多浮點(diǎn)數(shù)運(yùn)算,而蜂鳥e203中沒(méi)有硬件支持,是通過(guò)將浮點(diǎn)數(shù)轉(zhuǎn)化成整型數(shù)來(lái)計(jì)算,效率大大降低。 為了
    發(fā)表于 10-24 11:51

    FPNew開(kāi)源浮點(diǎn)運(yùn)算單元工程建立

    在添加浮點(diǎn)運(yùn)算單元時(shí),可以引用開(kāi)源的浮點(diǎn)運(yùn)算器以簡(jiǎn)化所需工作任務(wù)壓力。在此我們采用了FPnew這個(gè)開(kāi)源工程,再次介紹一些如何將其導(dǎo)成vivado工程。 首先在github上下載fpn
    發(fā)表于 10-24 11:08

    浮點(diǎn)數(shù)是如何實(shí)現(xiàn)開(kāi)平方運(yùn)算

    1位。 ###### 浮點(diǎn)數(shù)的平方根運(yùn)算步驟為:浮點(diǎn)數(shù)的平方根運(yùn)算步驟為: 1.從指數(shù)中減去偏置分量,求絕對(duì)。 2.將結(jié)果右移一位,然
    發(fā)表于 10-24 08:42

    浮點(diǎn)指令(七:寄存器)

    fcsr寄存器包含浮點(diǎn)異常標(biāo)志域(fflags),不同的標(biāo)志位表示不同的異常類型。如果浮點(diǎn)運(yùn)算單元在運(yùn)算中出現(xiàn)了相應(yīng)的異常,則會(huì)將fcsr寄存器中對(duì)應(yīng)的標(biāo)志位設(shè)置為1,且會(huì)一直保持累積
    發(fā)表于 10-24 08:28

    對(duì)浮點(diǎn)指令擴(kuò)展中部分問(wèn)題的解決與分享

    leg1_ops用于標(biāo)識(shí)各種類型的運(yùn)算指令,而我們由于沒(méi)有加上浮點(diǎn)指令,所以在浮點(diǎn)進(jìn)入后,此處變量leg1_ops為0,導(dǎo)致后續(xù)指令執(zhí)行出錯(cuò)。 而加上float_op后再進(jìn)行仿真就會(huì)解決此問(wèn)題 二. 在
    發(fā)表于 10-24 08:14

    浮點(diǎn)舍入模式介紹(六)

    浮點(diǎn)舍入模式 為什么要舍入? 因?yàn)閱尉?b class='flag-5'>浮點(diǎn)數(shù)只取23位尾數(shù)(除去隱藏位),而一些運(yùn)算不可避免的得到的尾數(shù)會(huì)超過(guò)23位,因此需要考慮舍入。 根據(jù) IEEE-754 標(biāo)準(zhǔn), 浮點(diǎn)數(shù)
    發(fā)表于 10-24 07:57

    (九)浮點(diǎn)乘法指令設(shè)計(jì)

    ⊕ sb,得到結(jié)果的符號(hào)位 階碼相加減 按照定點(diǎn)整數(shù)的加減法運(yùn)算方法對(duì)兩個(gè)浮點(diǎn)數(shù)的階碼進(jìn)行加減運(yùn)算,因?yàn)橐?guī)格化數(shù)的價(jià)碼e滿足1≤e≤254,而ec有可能超出1~254范圍,所以當(dāng)1≤ec≤254,相乘結(jié)果
    發(fā)表于 10-24 07:11

    如何獲取蜂鳥內(nèi)核執(zhí)行模塊浮點(diǎn)指令的運(yùn)算數(shù)據(jù)

    核中是如何獲取所需的兩個(gè)操作數(shù)。 我們以浮點(diǎn)加法運(yùn)算為例。 首先,經(jīng)過(guò)分析我們發(fā)現(xiàn)整型指令寄存器的例化是通過(guò)循環(huán)完成的,所以我們可以用相同的方式例化32個(gè)32位浮點(diǎn)寄存器,相關(guān)代碼如下: 我們進(jìn)入例化
    發(fā)表于 10-24 07:10

    浮點(diǎn)運(yùn)算單元的設(shè)計(jì)和優(yōu)化

    浮點(diǎn)運(yùn)算單元的設(shè)計(jì)和優(yōu)化可以從以下幾個(gè)方面入手: 1.浮點(diǎn)寄存器設(shè)計(jì):為了實(shí)現(xiàn)浮點(diǎn)運(yùn)算指令子集(RV32F或者RV32D),需要添加一組專用
    發(fā)表于 10-22 07:04

    使用Simulink自動(dòng)生成浮點(diǎn)運(yùn)算HDL代碼(Part 1)

    引言 想要實(shí)現(xiàn)浮點(diǎn)運(yùn)算功能,如果自己寫Verilog代碼,需要花費(fèi)較多的時(shí)間和精力。好在Simulink HDL Coder工具箱提供了自動(dòng)代碼生成技術(shù)。下圖展示了HDL Coder如何生成浮點(diǎn)
    發(fā)表于 10-22 06:48

    risc-v中浮點(diǎn)運(yùn)算單元的使用及其設(shè)計(jì)考慮

    RISC-V浮點(diǎn)運(yùn)算單元(floating-point unit,簡(jiǎn)稱FPU)是一種專門用于執(zhí)行浮點(diǎn)運(yùn)算的硬件加速器,其作用是提高
    發(fā)表于 10-21 14:46

    【RA-Eco-RA4E2-64PIN-V1.0開(kāi)發(fā)板試用】RA4E2的DSP浮點(diǎn)性能的軟件浮點(diǎn)測(cè)試和硬件浮點(diǎn)測(cè)試對(duì)比

    , atan,等等基本操作。 當(dāng)然為了測(cè)試出硬件浮點(diǎn)運(yùn)算性能,這里很有必要在測(cè)試一下軟件浮點(diǎn)運(yùn)算能力,方便做個(gè)測(cè)試對(duì)比,怎么做軟件
    發(fā)表于 12-30 17:55