概述
DS2476為安全ECDSA和HMAC SHA-256協(xié)處理器，與DS28C36配套。協(xié)處理器可計(jì)算在DS28C36執(zhí)行任何運(yùn)算所必須的HMAC或ECDSA簽名。DS2476提供一組核心的加密工具，集成非對(duì)稱(chēng)(ECC-P256)和對(duì)稱(chēng)(SHA-256)加密功能。除了硬件加密引擎提供的安全服務(wù)外，器件也集成FIPS/NIST真隨機(jī)數(shù)發(fā)生器(RNG)、8Kb安全EEPROM、僅遞減計(jì)數(shù)器、雙引腳可配置GPIO和唯一的64位ROM識(shí)別碼(ROM ID)。

ECC公鑰/私鑰功能采用NIST定義的P-256曲線(xiàn)，包括FIPS 186兼容的ECDSA簽名發(fā)生和驗(yàn)證，支持雙向?qū)ΨQ(chēng)密鑰認(rèn)證模式。SHA-256密鑰功能兼容FIPS 180，可靈活地配合ECDSA使用或獨(dú)立使用，實(shí)現(xiàn)多種HMAC功能。

兩個(gè)GPIO引腳可通過(guò)命令控制獨(dú)立工作，包括配置，支持安全認(rèn)證和非安全認(rèn)證操作，包括基于ECDSA的密碼可靠模式，支持主機(jī)處理器安全引導(dǎo)。這種安全引導(dǎo)方法也可用于支持協(xié)處理器功能。

DeepCover?嵌入式安全方案采用多重先進(jìn)的安全機(jī)制保護(hù)敏感數(shù)據(jù)，提供最高等級(jí)的密鑰存儲(chǔ)安全保護(hù)。為防止器件級(jí)安全攻擊，實(shí)施了入侵和非入侵反制措施，包括有源芯片屏蔽、密鑰存儲(chǔ)器加密，以及基于算法的方法。
數(shù)據(jù)表：*附件：DS2476 DeepCover安全協(xié)處理器技術(shù)手冊(cè).pdf

應(yīng)用

• 配件和外設(shè)安全認(rèn)證
• 控制器
• IoT節(jié)點(diǎn)加密保護(hù)
• 參數(shù)
• 安全引導(dǎo)或下載固件和/或系統(tǒng)參數(shù)
• 安全儲(chǔ)存主機(jī)的密鑰

特性

• ECC-256計(jì)算引擎
  • FIPS 186 ECDSA P256簽名和驗(yàn)證
  • ECDH密鑰認(rèn)證交換，防止中間人攻擊
  • ECDSA認(rèn)證讀/寫(xiě)可配置存儲(chǔ)器
• FIPS 180 SHA-256計(jì)算引擎
  • HMAC
• ECDH SHA-256 OTP (一次性密碼本)加密讀/寫(xiě)可配置存儲(chǔ)器(使用ECDH生成的密鑰)
• 兩個(gè)GPIO引腳，帶有可選的安全認(rèn)證控制
  • 漏極開(kāi)路，4mA/0.4V
  • 可選SHA-256或ECDSA安全認(rèn)證開(kāi)/關(guān)以及狀態(tài)讀取
  • 可選ECDSA證書(shū)，在多塊哈希算法之后設(shè)置為開(kāi)/關(guān)，實(shí)現(xiàn)安全引導(dǎo)
• RNG帶有NIST SP 800-90B兼容熵源，帶有讀出功能
• 可選芯片產(chǎn)生的私鑰/公鑰對(duì)，用于ECC運(yùn)算
• 17位一次性可設(shè)置、非易失僅遞減計(jì)數(shù)器，帶安全認(rèn)證讀操作
• 8Kb EEPROM，用于用戶(hù)數(shù)據(jù)、密鑰和證書(shū)
• 唯一且不可更改的工廠編程64位識(shí)別碼(ROM ID)
  • 可選輸入數(shù)據(jù)元素，用于加密和密鑰運(yùn)算
• I2C通信，100kHz和400kHz
• 工作范圍：3.3V ±10%，-40°C至+85°C
• 6引腳TDFN封裝

電特性

引腳配置描述

I2C

一般特性

I2C 總線(xiàn)由一條數(shù)據(jù)線(xiàn)（SDA）和一條時(shí)鐘線(xiàn)（SCL）組成，用于通信。SDA 和 SCL 都是雙向線(xiàn)路，通過(guò)上拉電阻連接到正電源電壓。當(dāng)沒(méi)有通信時(shí)，兩條線(xiàn)均為高電平。連接到總線(xiàn)的輸出級(jí)設(shè)備必須具有開(kāi)漏或集電極開(kāi)路，以實(shí)現(xiàn)線(xiàn)與功能。I2C 總線(xiàn)上的數(shù)據(jù)以字節(jié)為單位傳輸，標(biāo)準(zhǔn)模式下速率高達(dá) 100kbps，快速模式下高達(dá) 400kbps。DS2476 在這兩種模式下均可工作。

在總線(xiàn)上發(fā)送數(shù)據(jù)的設(shè)備定義為發(fā)送器，接收數(shù)據(jù)的設(shè)備定義為接收器?？刂仆ㄐ诺脑O(shè)備稱(chēng)為主機(jī)。主機(jī)控制從機(jī)，當(dāng)各個(gè)從機(jī)被單獨(dú)訪(fǎng)問(wèn)時(shí)，每個(gè)從機(jī)都必須有一個(gè)不與總線(xiàn)上其他設(shè)備沖突的從機(jī)地址。

只有在總線(xiàn)不忙時(shí)才能啟動(dòng)數(shù)據(jù)傳輸。主機(jī)生成串行時(shí)鐘（SCL），控制總線(xiàn)訪(fǎng)問(wèn)，生成起始（START）和停止（STOP）條件，并確定傳輸?shù)臄?shù)據(jù)字節(jié)數(shù)。數(shù)據(jù)在起始和停止條件之間傳輸（見(jiàn)圖 42）。數(shù)據(jù)以字節(jié)為單位傳輸，最高有效位先發(fā)送。每個(gè)字節(jié)后面都跟隨一個(gè)來(lái)自主機(jī)的確認(rèn)位，以實(shí)現(xiàn)主機(jī)和從機(jī)之間的同步。

從機(jī)地址

DS2476 響應(yīng)的從機(jī)地址如圖 43 所示。從機(jī)地址是從機(jī)地址/控制字節(jié)的一部分。從機(jī)地址/控制字節(jié)的最后一位（R/W）定義數(shù)據(jù)方向。當(dāng)設(shè)置為 0 時(shí)，后續(xù)數(shù)據(jù)從主機(jī)流向從機(jī)（寫(xiě)操作）；當(dāng)設(shè)置為 1 時(shí)，數(shù)據(jù)從從機(jī)流向主機(jī)（讀操作）。

I2C定義

以下術(shù)語(yǔ)常用于描述I2C數(shù)據(jù)傳輸，其定時(shí)參考在圖44中定義。

總線(xiàn)空閑或非忙狀態(tài)

數(shù)據(jù)線(xiàn)（SDA）和時(shí)鐘線(xiàn)（SCL）均處于非活動(dòng)狀態(tài)，且為邏輯高電平。

起始（START）條件

要與從機(jī)開(kāi)始通信，主機(jī)必須生成一個(gè)起始條件。起始條件定義為：在時(shí)鐘線(xiàn)（SCL）保持高電平期間，數(shù)據(jù)線(xiàn)（SDA）從高電平變?yōu)榈碗娖健?/p>

停止（STOP）條件

要與從機(jī)結(jié)束通信，主機(jī)必須生成一個(gè)停止條件。停止條件定義為：在時(shí)鐘線(xiàn)（SCL）保持高電平期間，數(shù)據(jù)線(xiàn)（SDA）從低電平變?yōu)楦唠娖健?/p>

重復(fù)起始（Repeated START）條件

重復(fù)起始條件常用于在指定內(nèi)存地址進(jìn)行讀訪(fǎng)問(wèn)后進(jìn)行讀操作。主機(jī)可以在數(shù)據(jù)傳輸結(jié)束時(shí)生成一個(gè)重復(fù)起始條件，以便緊接著啟動(dòng)新一輪數(shù)據(jù)傳輸。重復(fù)起始條件的生成方式與正常起始條件相同，但不會(huì)在停止條件后使總線(xiàn)進(jìn)入空閑狀態(tài)。

有效數(shù)據(jù)

除了起始和停止條件外，只有在時(shí)鐘線(xiàn)（SCL）為低電平且穩(wěn)定時(shí)，數(shù)據(jù)線(xiàn)（SDA）上的電平變化才有效。在整個(gè)SCL脈沖高電平期間，SDA上的數(shù)據(jù)必須保持穩(wěn)定，且需滿(mǎn)足建立時(shí)間（tSU_DAT ）和保持時(shí)間（tHD_DAT ）的要求（在SCL上升沿之前），見(jiàn)圖44 。每個(gè)數(shù)據(jù)位對(duì)應(yīng)一個(gè)時(shí)鐘脈沖。在SCL脈沖上升沿期間，數(shù)據(jù)移入接收設(shè)備。

寫(xiě)操作完成時(shí)，主機(jī)必須在建立時(shí)間（最小tSU_DAT ，見(jiàn)圖44 ）之前釋放SDA線(xiàn)，以便在SCL上升沿時(shí)有足夠時(shí)間開(kāi)始讀操作。從機(jī)在SCL前一個(gè)脈沖的下降沿將每個(gè)數(shù)據(jù)位移出SDA線(xiàn)，并在SCL上升沿時(shí)將數(shù)據(jù)位的值鎖存。主機(jī)必須生成所有SCL時(shí)鐘脈沖，包括用于讀操作的那些脈沖。