在高性能計(jì)算、邊緣物聯(lián)網(wǎng)、人工智能和云計(jì)算等應(yīng)用領(lǐng)域，要確保先進(jìn)SoC設(shè)計(jì)的安全性與正確配置，一次性可編程（OTP）非易失性?xún)?nèi)存（NVM）至關(guān)重要。隨著這些技術(shù)朝著先進(jìn)FinFET節(jié)點(diǎn)發(fā)展，OTP NVM的重要性愈發(fā)顯著。OTP內(nèi)存可安全存儲(chǔ)數(shù)據(jù)、敏感程序代碼、產(chǎn)品信息以及用于身份驗(yàn)證的加密密鑰。先進(jìn)FinFET節(jié)點(diǎn)的設(shè)計(jì)、掩模和晶圓成本急劇攀升（圖1），使得一次性流片成功比以往任何時(shí)候都更為重要，而IP可靠性正是實(shí)現(xiàn)該目標(biāo)的關(guān)鍵所在。新思科技OTP NVM IP解決方案專(zhuān)為7nm及以下工藝打造，能在各種工藝、電壓和溫度（PVT）條件下安全可靠地運(yùn)行，是確保一次性流片成功的關(guān)鍵因素。

▲先進(jìn)工藝節(jié)點(diǎn)的掩模、晶圓和設(shè)計(jì)成本持續(xù)攀升


01

反熔絲OTP的基本工作原理

反熔絲OTP由大量OTP存儲(chǔ)單元組成陣列，每個(gè)存儲(chǔ)單元均由CMOS晶體管構(gòu)成。在反熔絲OTP中，未編程的存儲(chǔ)單元代表邏輯0，已編程的存儲(chǔ)單元代表邏輯1。OTP剛生產(chǎn)出來(lái)時(shí)，所有存儲(chǔ)單元都處于未編程狀態(tài)，即邏輯0狀態(tài)。對(duì)反熔絲OTP進(jìn)行編程時(shí)，需要向編程的位置（目標(biāo)存儲(chǔ)單元）施加高電壓。高電壓會(huì)使氧化層擊穿，在其中形成微通道。事實(shí)上微通道目的在于構(gòu)成OTP 存儲(chǔ)單元的晶體管在柵極與襯底之間形成短路。微通道允許電流能在晶體管的柵極和襯底之間導(dǎo)通，并且該電流可測(cè)量。讀取OTP時(shí)，需測(cè)量柵極漏電流，以確定存儲(chǔ)單元是已編程（邏輯1）還是未編程（邏輯0）。該過(guò)程需要使用高于核心供電電壓(core voltage)的穩(wěn)定電壓，以便在位線(xiàn)上獲得足夠的電流，從而可靠地讀取數(shù)據(jù)。

02

先進(jìn)節(jié)點(diǎn)OTP的可靠性挑

工作電壓下的可靠讀取

在氧化層更薄的先進(jìn)節(jié)點(diǎn)中，以高于核心供電電壓的穩(wěn)定電壓讀取OTP，會(huì)增加錯(cuò)誤讀取的概率，即使未編程的位也可能被誤讀為邏輯1。較薄的氧化層還會(huì)使讀取的字節(jié)內(nèi)未編程存儲(chǔ)單元承受更高的器件應(yīng)力。

確保高編程良率

先進(jìn)節(jié)點(diǎn)工藝的器件漏電流更高，需要更高的電壓來(lái)驅(qū)動(dòng)足夠的電流以便對(duì)OTP進(jìn)行編程。但高電壓可能損壞器件，導(dǎo)致編程失敗。由于氧化層較薄，先進(jìn)節(jié)點(diǎn)OTP更易受高電壓影響，可能出現(xiàn)過(guò)度編程。OTP過(guò)度編程會(huì)導(dǎo)致編程質(zhì)量不佳，還會(huì)使存儲(chǔ)單元不必要地過(guò)度暴露于高電壓之下。另外，高電壓可能引發(fā)編程干擾，導(dǎo)致相鄰的存儲(chǔ)單元被意外編程，從而造成錯(cuò)誤。

PPA挑戰(zhàn)

較大的漏電流會(huì)極大地增加OTP保持面積競(jìng)爭(zhēng)力的難度，可能限制其能夠可靠支持的最大容量。編程時(shí)間也是影響制造總成本的一個(gè)因素。對(duì)OTP進(jìn)行編程需要大幅提高電壓，而先進(jìn)節(jié)點(diǎn)供電電壓較低，因此需要更長(zhǎng)的時(shí)間才能將電壓提升到所需的電壓值，以驅(qū)動(dòng)編程電流并成功對(duì)OTP進(jìn)行編程。

03

適用于先進(jìn)節(jié)點(diǎn)設(shè)計(jì)的

可靠反熔絲OTP解決方案

優(yōu)化存儲(chǔ)單元設(shè)計(jì)

存儲(chǔ)單元設(shè)計(jì)是可靠性的基礎(chǔ)。編程時(shí)形成的微通道質(zhì)量取決于氧化層的擊穿程度，而這又與存儲(chǔ)單元面積相關(guān)。如果面積過(guò)小，擊穿氧化層、形成微通道就會(huì)非常困難，進(jìn)而導(dǎo)致編程失敗。面積過(guò)大的話(huà)，編程時(shí)氧化層可能多處斷裂。弱擊穿（擊穿不足）會(huì)導(dǎo)致微通道形成不完全，強(qiáng)擊穿則會(huì)產(chǎn)生多條能傳導(dǎo)電流的微通道。弱擊穿形成的微通道不完全，可能無(wú)法傳導(dǎo)足夠大的電流。隨著時(shí)間推移，這些存儲(chǔ)單元可能會(huì)像未編程的存儲(chǔ)單元一樣，這種現(xiàn)象被稱(chēng)為“烘烤失效”。在存儲(chǔ)單元較大的OTP中，未編程位置因尺寸問(wèn)題可能會(huì)出現(xiàn)較高漏電流，影響存儲(chǔ)陣列的“空白良率”，也就是生產(chǎn)后首次測(cè)試時(shí)處于邏輯0狀態(tài)的位數(shù)占比。因此，必須仔細(xì)選擇存儲(chǔ)單元面積，以便優(yōu)化編程時(shí)微通道的形成，防止“烘烤失效”，確保編程性能可靠。

高壓元件的穩(wěn)健模擬設(shè)計(jì)

OTP讀取和編程都需要高電壓，該電壓由集成電源（IPS）產(chǎn)生和調(diào)節(jié)，而IPS本質(zhì)上是純模擬電路。IPS設(shè)計(jì)對(duì)于OTP的正常運(yùn)行至關(guān)重要。如果用于實(shí)現(xiàn)可靠讀取和編程的電壓出現(xiàn)波動(dòng)，會(huì)導(dǎo)致數(shù)據(jù)保存問(wèn)題或編程干擾。

模擬設(shè)計(jì)針對(duì)編程和讀取路徑進(jìn)行了優(yōu)化，以實(shí)現(xiàn)氧化層強(qiáng)擊穿。通過(guò)對(duì)模擬元件進(jìn)行精細(xì)設(shè)計(jì)，可確保在各種PVT條件下實(shí)現(xiàn)可靠讀取。

數(shù)據(jù)完整性信號(hào)

讀取時(shí)OTP輸出的數(shù)據(jù)必須始終可靠。確保讀取數(shù)據(jù)的完整性對(duì)于確定OTP存儲(chǔ)的整體可靠性至關(guān)重要。在讀取過(guò)程中，必須有信號(hào)指示OTP輸出是否有效，以防電壓不穩(wěn)定造成數(shù)據(jù)意外損壞。

04

先進(jìn)節(jié)點(diǎn)中的PPA優(yōu)化

存儲(chǔ)陣列和模擬電路外設(shè)設(shè)計(jì)

在先進(jìn)節(jié)點(diǎn)工藝中，高器件漏電流是常見(jiàn)問(wèn)題。為確保OTP的可靠性，并達(dá)到期望的性能和功耗目標(biāo)，必須采取干預(yù)措施。需要精心設(shè)計(jì)位線(xiàn)長(zhǎng)度和存儲(chǔ)陣列寬度，避免OTP存儲(chǔ)工作時(shí)出現(xiàn)過(guò)大的IR壓降。此外，管理漏電功耗也非常重要。通過(guò)精心設(shè)計(jì)存儲(chǔ)陣列和模擬電路外設(shè)，可以滿(mǎn)足SoC要求。

優(yōu)化模擬設(shè)計(jì)

感測(cè)放大器用于感測(cè)和確定所訪(fǎng)問(wèn)OTP位置的值。與之前的FinFET節(jié)點(diǎn)相比，先進(jìn)節(jié)點(diǎn)下從這些存儲(chǔ)單元流出的電流更低，因此感測(cè)放大器必須對(duì)常見(jiàn)的低電壓特別敏感。編程速度影響制造成本，需要通過(guò)專(zhuān)業(yè)的高壓電路設(shè)計(jì)來(lái)優(yōu)化。但由于要同時(shí)滿(mǎn)足以下兩個(gè)相互沖突的要求，實(shí)現(xiàn)起來(lái)頗具挑戰(zhàn)性：一個(gè)是盡量減小OTP總面積，另一個(gè)是保證IPS中電荷泵提供足夠的電流，從而成功對(duì)內(nèi)存進(jìn)行編程。

05

針對(duì)先進(jìn)節(jié)點(diǎn)開(kāi)發(fā)的新思科技OTP NVM IP

可靠性設(shè)計(jì)

為滿(mǎn)足先進(jìn)節(jié)點(diǎn)OTP的需求，新思科技OTP NVM IP從穩(wěn)健性設(shè)計(jì)、反熔絲存儲(chǔ)單元優(yōu)化入手（圖2）。高溫工作壽命（HTOL）測(cè)試表明，不同讀取點(diǎn)的存儲(chǔ)單元電流沒(méi)有變化，證明其在各種PVT條件下穩(wěn)定可靠。新思科技優(yōu)化了存儲(chǔ)單元面積，以實(shí)現(xiàn)正確的氧化層擊穿，從而確保了成功的可編程性、高編程性能和優(yōu)異的陣列空白良率。

▲新思科技OTP NVM存儲(chǔ)單元針對(duì)反熔絲形成進(jìn)行了優(yōu)化

新思科技OTP NVM IP解決方案（圖3）包含由平鋪式存儲(chǔ)單元組成的存儲(chǔ)陣列、解碼器、模擬元件（如感測(cè)放大器），以及生成讀取和編程所需電壓的IPS。新思科技在設(shè)計(jì)OTP陣列時(shí)，降低了先進(jìn)節(jié)點(diǎn)的漏電流。其選定的讀取電壓既能確保存儲(chǔ)單元可靠讀取，又能保證數(shù)據(jù)至少保存10年。編程電壓和編程的算法設(shè)計(jì)能夠防止意外的編程干擾。OTP上的輸出引腳有助于確保數(shù)據(jù)不會(huì)被提前讀取，從而確保數(shù)據(jù)的完整性。

▲針對(duì)先進(jìn)節(jié)點(diǎn)開(kāi)發(fā)的新思科技OTP NVM IP

新思科技OTP NVM IP通過(guò)附加位，進(jìn)一步增強(qiáng)了應(yīng)對(duì)隨機(jī)性制造缺陷和現(xiàn)場(chǎng)故障的能力。在初始測(cè)試期間，每個(gè)字節(jié)都能糾正漏電位和/或編程失敗錯(cuò)誤。如果一個(gè)字節(jié)內(nèi)出現(xiàn)多個(gè)錯(cuò)誤，可使用額外的修復(fù)資源，必要時(shí)可替換整個(gè)字節(jié)。OTP存儲(chǔ)陣列還包含用于存儲(chǔ)糾錯(cuò)碼（ECC）的附加位。

成本效益

新思科技OTP NVM IP提供多種容量選擇，開(kāi)發(fā)者可以根據(jù)SoC的要求選擇最合適的OTP容量。該IP經(jīng)過(guò)面積優(yōu)化，降低了芯片成本，并且具備快速編程能力，從而降低生產(chǎn)成本。

易于集成

完整的OTP解決方案有一個(gè)控制器與新思科技OTP NVM交互，從而管理讀寫(xiě)、測(cè)試、修復(fù)以及ECC編碼和解碼。該控制器以RTL形式作為軟IP交付，OTP存儲(chǔ)陣列和IPS集成在單個(gè)硬核中。為了進(jìn)一步簡(jiǎn)化SoC集成，OTP解決方案還支持標(biāo)準(zhǔn)APB接口。此外，OTP支持標(biāo)準(zhǔn)JTAG 1149.1接口，以便進(jìn)行測(cè)試。交付項(xiàng)包含必要的綜合腳本和約束文件，以幫助最終用戶(hù)實(shí)現(xiàn)其設(shè)計(jì)中的OTP控制器。

高級(jí)安全架構(gòu)

鑒于OTP在保障先進(jìn)節(jié)點(diǎn)安全性方面發(fā)揮著關(guān)鍵作用，新思科技推出了一些穩(wěn)固特性以用于增強(qiáng)安全性保護(hù)。每個(gè)字節(jié)都有讀取鎖、編程鎖，以及核級(jí)鎖和區(qū)塊級(jí)鎖。OTP編程和測(cè)試通過(guò)安全的APB接口進(jìn)行，完成后可鎖定該接口，阻止非期望用戶(hù)訪(fǎng)問(wèn)。

OTP支持低功耗模式，不使用時(shí)關(guān)閉存儲(chǔ)陣列和IPS，讓存儲(chǔ)的數(shù)據(jù)或代碼難以被電子竊取和逆向工程。在檢測(cè)到黑客攻擊時(shí)，它可對(duì)所有未編程的位置進(jìn)行編程，實(shí)現(xiàn)數(shù)據(jù)混淆，從而有效阻擋嵌入式OTP的操作。

控制器實(shí)現(xiàn)的安全啟動(dòng)功能確保OTP在鎖定狀態(tài)下喚醒，需要用戶(hù)明確操作才能改為可讀狀態(tài)。此外，OTP可配置為差分式讀取模式，使黑客難以根據(jù)功耗特征確定OTP存儲(chǔ)的值。

06

結(jié)語(yǔ)

在先進(jìn)FinFET節(jié)點(diǎn)中，OTP對(duì)于配置和保護(hù)SoC至關(guān)重要。若選擇市場(chǎng)上欠可靠性的OTP IP，可能導(dǎo)致芯片失效，嚴(yán)重影響產(chǎn)品上市和市場(chǎng)份額。新思科技的OTP NVM IP從設(shè)計(jì)之初就追求高可靠性、PPA優(yōu)化和高安全性。該IP提供了一套完整的解決方案，并包含一個(gè)數(shù)字控制器，方便開(kāi)發(fā)者將其集成到目標(biāo)設(shè)計(jì)中。新思科技OTP NVM IP已經(jīng)過(guò)驗(yàn)證，適用于7nm及更小的工藝節(jié)點(diǎn)。