匹配晶振的負(fù)載電容需要考慮多個(gè)因素，從明確原理出發(fā)，通過(guò)計(jì)算、調(diào)整等步驟達(dá)成。

一、理解負(fù)載電容的概念

負(fù)載電容（CL）是指在電路中跨接晶體兩端的總的有效電容，它會(huì)影響晶振的諧振頻率和輸出幅度。在晶振的規(guī)格書(shū)中，通常會(huì)給出一個(gè)標(biāo)稱(chēng)負(fù)載電容值，這個(gè)值是晶振能夠穩(wěn)定工作在標(biāo)稱(chēng)頻率下的理想電容負(fù)載條件。

二、確定電路中的實(shí)際負(fù)載電容

實(shí)際電路中的負(fù)載電容由多個(gè)部分組成，主要包括PCB布線(xiàn)的寄生電容（通常較小，但在高頻電路中不能忽略）、與晶振連接的兩個(gè)匹配電容（C1和C2）以及芯片內(nèi)部的等效電容。其計(jì)算公式為：CL=C1×C2/C1+C2+Cp，其中Cp代表PCB寄生電容和芯片內(nèi)部等效電容之和。一般情況下，Cp的值較難精確確定，通常需要通過(guò)經(jīng)驗(yàn)估算或測(cè)量來(lái)獲取一個(gè)大致范圍。

三、計(jì)算匹配電容值

假設(shè)已知晶振的標(biāo)稱(chēng)負(fù)載電容CL0和Cp，根據(jù)上述公式，我們可以通過(guò)調(diào)整C1和C2來(lái)匹配標(biāo)稱(chēng)負(fù)載電容。為了簡(jiǎn)化計(jì)算和設(shè)計(jì)，通常會(huì)選擇C1=C2=C，此時(shí)公式可簡(jiǎn)化為：CL0=C/2+Cp，進(jìn)而得到C=2×(CL0-Cp)。例如，晶振標(biāo)稱(chēng)負(fù)載電容為12pF，估算Cp為2pF，那么C=2×(12-2)=20pF，即匹配電容C1和C2可選擇20pF。

審核編輯 黃宇