在功率半導(dǎo)體領(lǐng)域，突破硅材料的物理極限一直是工程師們的終極挑戰(zhàn)。隨著電力電子設(shè)備向高壓、高效方向快速發(fā)展，傳統(tǒng)MOSFET結(jié)構(gòu)已逐漸觸及性能天花板。本文將深入解析超結(jié)MOSFET技術(shù)如何通過創(chuàng)新的縱向電荷補(bǔ)償機(jī)制，成功打破存在數(shù)十年的"硅極限"定律。

硅極限 (Silicon Limit)?

在功率MOSFET領(lǐng)域，存在著一個(gè)被稱為“硅極限”(理論極限)的瓶頸。其核心在于：即使將除漂移層以外的所有電阻降至接近于零，由于漂移層本身固有的電阻限制，器件的導(dǎo)通電阻 RDS(ON) 也無法進(jìn)一步降低。這就是所謂的“硅極限”。

對(duì)于傳統(tǒng)的平面柵MOSFET，其導(dǎo)通電阻 RDS(ON) 與漏源擊穿電壓 VDSS 的關(guān)系符合 VDSS^2.5 ∝ RDS(ON) 的計(jì)算公式。這意味著：

VDSS 增加至 2 倍 ? RDS(ON) 增加至約 5.6 倍

VDSS 增加至 10 倍 ? RDS(ON) 增加至約 316 倍

對(duì)于低耐壓 (VDSS) 的 MOSFET，其性能距離理論極限尚有一定空間。然而，對(duì)于高耐壓 MOSFET，其性能早在多年前就已接近理論極限。因此，市場(chǎng)對(duì)高耐壓 MOSFET 實(shí)現(xiàn)新的技術(shù)突破有著強(qiáng)烈的需求。

? ?超結(jié)結(jié)構(gòu)正是旨在突破這一硅極限、同時(shí)繼續(xù)基于硅材料的一項(xiàng)創(chuàng)新技術(shù)。?

?超結(jié)結(jié)構(gòu)帶來的 RDS(ON) 降低優(yōu)勢(shì)?

?超級(jí)結(jié)原理?

?傳統(tǒng)結(jié)構(gòu) MOSFET：?

其漏源擊穿電壓 (VDSS) 依賴于外加電壓下耗盡層的縱向擴(kuò)展。耗盡層的擴(kuò)展程度(即耗盡層厚度)決定了其耐壓能力。因此，在高耐壓 MOSFET 中，漂移層的雜質(zhì)濃度不能過高。這就導(dǎo)致 VDSS 越高，漂移層電阻越大，RDS(ON) 也越高。

?超結(jié)結(jié)構(gòu) MOSFET：?

在該結(jié)構(gòu)中，漂移層內(nèi)部精確地交替排列著縱向的 N 型柱和 P 型柱(通常通過深溝槽刻蝕工藝形成，例如 Semihow 的超結(jié) MOSFET 技術(shù)就采用了先進(jìn)的刻蝕工藝來構(gòu)建這些柱體)。當(dāng)施加電壓時(shí)，耗盡層主要在相鄰的 N 柱和 P 柱之間?橫向?擴(kuò)展，并迅速相接，最終形成一個(gè)厚度等于溝槽深度的完整耗盡層。

由于耗盡層只需擴(kuò)展到柱間距的一半即可合并，其最終形成的耗盡層厚度等同于溝槽的深度。這種結(jié)構(gòu)使得耗盡層的擴(kuò)展距離更短且更有效，允許大幅提高漂移層的雜質(zhì)濃度(可達(dá)傳統(tǒng)結(jié)構(gòu)的約 5 倍)，從而實(shí)現(xiàn) RDS(ON) 的顯著降低。

從上述原理可以看出，?制造盡可能窄間距和深度的溝槽至關(guān)重要?。超結(jié) MOSFET 正是通過這種與傳統(tǒng) MOSFET 不同的耐壓機(jī)制，成功突破了硅材料的理論極限，實(shí)現(xiàn)了更高的性能表現(xiàn)。Semihow 的超結(jié) MOSFET 技術(shù)正是基于對(duì)這一核心原理的深刻理解，專注于優(yōu)化溝槽結(jié)構(gòu)和制造工藝，以有效降低高耐壓器件的導(dǎo)通電阻。

傳統(tǒng)的平面架構(gòu)

首個(gè)采用平面工藝的功率MOSFET器件于上世紀(jì)70年代問世。制造平面MOSFET的過程涉及多種工藝，并需要利用多種氧化物、雜質(zhì)和抗蝕劑方可獲得最終產(chǎn)品。

平面制造步驟：

1、在晶圓上噴涂氧化膜

2、在晶圓表面添加p層摻雜劑，并通過熱處理將其擴(kuò)散到晶圓中

3、應(yīng)用抗蝕劑/

4、在晶圓表面添加n+摻雜劑，并通過熱處理將其擴(kuò)散到晶圓中

5、清除掉抗蝕劑

超結(jié)MOSFET架構(gòu)

超結(jié)MOSFET可在晶圓中蝕刻出深而窄的溝槽，因而能夠突破平面設(shè)計(jì)的限制。該架構(gòu)可顯著抑制耗盡區(qū)的擴(kuò)大，因而能夠有效提升摻雜濃度并降低RDS(on)。

麥克斯韋方程表明電場(chǎng)的斜率等于電荷密度r除以介電常數(shù)e：

dE/dy=r/e

電壓V是E的積分，也可表示為E曲線下的陰影面積為y的函數(shù)。比較這兩個(gè)圖后我們發(fā)現(xiàn)，p型柱的引入明顯改變了電場(chǎng)分布，并使關(guān)閉狀態(tài)下可以維持的電壓升高。因此在給定電壓的情況下，可降低漏極電阻率，從而降低導(dǎo)通電阻。

超結(jié)MOSFET技術(shù)的出現(xiàn)，標(biāo)志著功率半導(dǎo)體設(shè)計(jì)從二維平面結(jié)構(gòu)向三維立體結(jié)構(gòu)的范式轉(zhuǎn)變。通過精密的柱狀交替摻雜和獨(dú)特的橫向耗盡機(jī)制，這項(xiàng)技術(shù)不僅實(shí)現(xiàn)了理論上的突破，更在實(shí)際應(yīng)用中展現(xiàn)出顯著的效率優(yōu)勢(shì)。隨著Semihow等廠商在深溝槽刻蝕工藝上的持續(xù)創(chuàng)新，超結(jié)MOSFET正在5G基站、新能源逆變器、工業(yè)電源等高壓應(yīng)用場(chǎng)景中加速替代傳統(tǒng)解決方案。