電子發(fā)燒友網(wǎng)綜合報道，JEDEC固態(tài)技術(shù)協(xié)會近日宣布發(fā)布最新一代低功耗內(nèi)存LPDDR6標(biāo)JESD209-6，旨在顯著提高包括移動設(shè)備和人工智能在內(nèi)的各種用途的內(nèi)存速度和效率。新的JESD209-6LPDDR6標(biāo)準(zhǔn)代表了內(nèi)存技術(shù)的重大進(jìn)步，提供了增強(qiáng)的性能、能效和安全性。

高性能

為了實現(xiàn)AI應(yīng)用程序和其他高性能工作負(fù)載，LPDDR6采用了雙子通道架構(gòu)，允許靈活操作，同時保持32字節(jié)的精細(xì)訪問粒度。此外，LPDDR6的主要功能包括：

每個管芯配置2個子通道，每個子通道有12條數(shù)據(jù)信號線（DQ），以優(yōu)化通道性能
每個子通道包括4個命令/地址（CA）信號，經(jīng)過優(yōu)化以減少焊球數(shù)并提高數(shù)據(jù)訪問速度
靜態(tài)效率模式旨在支持高容量內(nèi)存配置并最大限度地利用存儲資源
靈活的數(shù)據(jù)訪問，動態(tài)突發(fā)長度控制，支持32B和64B訪問
動態(tài)寫入NT-ODT（非目標(biāo)管芯端接）使存儲器能夠根據(jù)工作負(fù)載需求調(diào)整ODT，提高信號完整性

電源效率

為了滿足日益增長的能效需求，與LPDDR5相比，LPDDR6使用電壓更低、功耗更低的VDD2電源運(yùn)行，并要求為VDD2提供雙路電源供電。其他節(jié)能功能包括：

交替的時鐘命令輸入用于提高性能和效率
低功耗動態(tài)電壓頻率縮放（DVFSL）在低頻操作期間降低VDD2電源，以降低功耗
動態(tài)效率模式利用單個子信道接口實現(xiàn)低功耗、低帶寬用例
支持部分自刷新和主動刷新，以減少刷新功耗

安全可靠

與之前版本的標(biāo)準(zhǔn)相比，安全性和可靠性方面的改進(jìn)包括：
支持DRAM數(shù)據(jù)完整性的每行激活計數(shù)（PRAC）
定義元數(shù)據(jù)分區(qū)模式，通過為關(guān)鍵任務(wù)分配特定內(nèi)存區(qū)域來增強(qiáng)系統(tǒng)整體可靠性
支持可編程鏈路保護(hù)方案和片上糾錯碼（ECC）
能夠支持命令/地址（CA）奇偶校驗、錯誤清除和內(nèi)存內(nèi)置自檢（MBIST），以增強(qiáng)錯誤檢測和系統(tǒng)可靠性

JEDEC董事會主席Mian Quddus表示：“通過提供能效、強(qiáng)大的安全選項和高性能的平衡，LPDDR6是下一代移動設(shè)備、人工智能和相關(guān)應(yīng)用在注重功耗、高性能的時代的理想選擇?！?br />
據(jù)外媒報道，三星將于今年下半年通過第六代“1c DRAM”工藝量產(chǎn)下一代LPDDR6內(nèi)存，并計劃向高通等科技巨頭供貨。而高通下一代旗艦芯片“驍龍8 Elite Gen2”將首發(fā)支持LPDDR6內(nèi)存，并計劃于今年9月23日的驍龍峰會上亮相。