“通過增加一個(gè)子版，讓 Rigol DH800 或 DHO900 系列示波器具備任意波形發(fā)生器的功能。”

倉庫地址：

https://github.com/MatthiasElectronic/AWG_DHO8-900

性能展示

所有信號均由子板生成，安裝在帶有 DHO924Svendor.bin的 DHO804 上。

矩形波的開關(guān)邊沿

開關(guān)邊沿干凈。上升時(shí)間（trise）和下降時(shí)間（tfall）為 15.5ns。這是最大幅度（+/-5V）下的圖片，但在較小電壓下測得的上升和下降時(shí)間相同。

帶寬

-3dB 點(diǎn)略高于 25MHz。在最大可選頻率 25MHz 時(shí)，測得的峰峰值為 719mV，剛好高于 -3dB 點(diǎn)的 707mV。

失真 / THD（總諧波失真）

失真在大部分情況下與幅度無關(guān)，僅在非常小的幅度時(shí)有所不同。 這里提供了一個(gè) 1kHz 正弦信號在 10V 和 100mV 峰峰值電壓下的測量結(jié)果。 在 10Vpp 時(shí)，主要的 HD3 約為 -62dB，因此 THD 應(yīng)低于 -60dB。

噪聲 / SNR（信噪比）

噪聲測量設(shè)置： 施加一個(gè)極低頻率的正弦信號，觸發(fā)器設(shè)置在過零點(diǎn)，水平范圍很小，使信號顯示為直流。這樣，可以測量交流有效值（AC RMS），它等于該信號幅度下的噪聲有效值。然而，超低頻噪聲不可見。

2Vpp 信號幅度下的噪聲：

噪聲 RMS = 334μV，信號 RMS = 707mV => SNR = 67dB

10Vpp 信號幅度下的噪聲：

噪聲 RMS = 5.2mV，信號 RMS = 3.54V => SNR = 57dB

噪聲源

測得的噪聲主要由主板上帶有非屏蔽電感的開關(guān)穩(wěn)壓器輻射的 EMI（電磁干擾）產(chǎn)生的波紋/尖峰主導(dǎo)。

一個(gè) 1.3MHz 的波紋始終存在。

一個(gè) 740kHz 的波紋僅在 >2Vpp 時(shí)可見，此時(shí) x10 增益級（繼電器 K4）被激活。

在以下 10Vpp 1MHz 正弦信號的 FFT（快速傅里葉變換）中，兩個(gè)波紋都顯示為峰值：

幸運(yùn)的是，這是在衰減器之前耦合到電路中的，因此在較小的信號幅度下，EMI 波紋也被衰減了。 此外，還有明顯來自電源適配器的隨機(jī)（burst 模式）尖峰。即使在 AWG 子板關(guān)閉時(shí)也能測量到它們。

需要說明的是：噪聲/波紋足夠小，在時(shí)域中除非幅度非常小，否則是看不見的。

增益和偏移精度

我的原型有 -3mV 的直流偏移，直接來自主板上的“DC offset”引腳。這是最顯著的偏移誤差，因?yàn)樗谧钚〉男盘柗认峦耆梢姟?/span>

我已經(jīng)為我的板修復(fù)了這個(gè)問題，但這完全與容差有關(guān)。額外的偏移誤差取決于交流增益和范圍選擇，當(dāng)輸出信號超過 1Vp 時(shí)，這也會(huì)被放大 10 倍。 我的示波器主板在最高和最低增益參考值之間有 3% 的增益誤差。這是增益誤差中最主要的部分，因此如果需要修復(fù)這個(gè)容差，必須針對每臺示波器具體進(jìn)行。

如何 Hack?

1. 更改 vendor.bin

   要將 AWG 子板添加到示波器，需要一個(gè)修改過的vendor.bin（DHO914S 或 DHO924S）來啟用 AWG 軟件功能。相關(guān)鏈接：

   https://www.eevblog.com/forum/testgear/hacking-the-rigol-dho800900-scope/msg5344076/#msg5344076

2. 移除偏移

   修改vendor.bin后，模擬測量通道中會(huì)出現(xiàn)直流偏移，甚至可能無法通過重新校準(zhǔn)來消除。

   在更改vendor.bin后進(jìn)行固件更新，然后重新校準(zhǔn)會(huì)有所幫助。我推測 FPGA 固件在固件更新期間會(huì)根據(jù)vendor.bin進(jìn)行更改。

3. 硬件版本電阻

   無需更改用于版本檢測的電阻：DHO800 和 DHO900 系列示波器無需更改電阻即可工作。

4. 在主板上添加缺失的元件

   DHO800 系列示波器在主板上缺少一些元件。

• 必須添加兩個(gè)連接器（1.27mm 母座）：2x20 和 2x5

• 必須為偏移和增益模擬值添加兩個(gè)運(yùn)算放大器（3PEAK TP1282L1-VR）。原理上將并不合適（因?yàn)樗鼈儾皇枪俜降妮斎胲壍杰夁\(yùn)放），但不知何故這仍然有效，并且它們也用在原始的 DHO900 系列上。

• 缺少 BNC 連接器，但由于該部件非常高且無處可尋，我改為增加了 AWG PCB 的尺寸，并直接在 AWG 板上安裝了一個(gè)較小的 BNC 連接器。因此主板上無需額外的 BNC 連接器。在將 BNC 連接器焊接到子板上時(shí)，我建議將其作為最后一步。SMD PCB 互連有一定的容差，而且 BNC 連接器最好不要完全推入 PCB，以達(dá)到與主板上的“觸發(fā)輸出”相同的高度。我在焊接前，在 AWG 子板安裝在主板上的情況下對齊了連接器。

• 需要將子板固定到安裝孔上。M4 螺釘和兩個(gè) M4 緊固件就足夠了，但略微偏大（阻焊層是唯一的絕緣……）。一個(gè)更好的解決方案（來自 hochohmig.de 的想法）是可焊接的 M3 通孔螺母座，這樣更整潔，并且不需要接觸主板背面。用安裝孔將子板固定到主板上是絕對必要的，僅靠 PCB 互連是不夠的，因?yàn)?BNC 連接器沒有固定在外殼上。

• 需要在塑料外殼上為 BNC 連接器鉆一個(gè)孔。

幸運(yùn)的是，所有其余的元件（電阻、參考電壓、數(shù)字接口……）都已經(jīng)組裝好了。注意：無需為 DHO800 系列添加任何額外的 RAM

主板與 AWG 子板之間的接口

CLK= 采樣率 = 156MHz

數(shù)字?jǐn)?shù)據(jù)總是完全用盡 DAC 的動(dòng)態(tài)范圍。

增益的調(diào)整僅通過模擬增益輸入電壓完成，而不是數(shù)字方式。

當(dāng)幅度 = Vpp 設(shè)置為 2V 時(shí)，所有衰減/放大級 K1-K4 都被禁用，模擬增益輸入處于其最大值。

尚不清楚的是“Protection”輸出信號，它需要被拉到負(fù)電壓似乎也很奇怪。

5 個(gè)繼電器是：/sqrt(10)、/10、/10、*10、開/關(guān)

拓?fù)溆懻撆c設(shè)計(jì)決策

以下為拓?fù)浣Y(jié)構(gòu)：

DAC本身與原始 AWG 板上的相同，但采用了更便宜的 QFN 封裝。原始設(shè)計(jì)中 DAC 允許的輸出電流被嚴(yán)重超限，因此我減小了該電流。

運(yùn)放為了價(jià)格優(yōu)勢被完全替換。原始的 1GHz 部件對于一個(gè) 50MHz 的信號發(fā)生器來說似乎是過度配置了。我選擇了 230MHz 的 OPA2673。遺憾的是，沒有便宜的介于兩者之間且具有高電壓和高帶寬的器件。但壓擺率是足夠的。

電源軌減少到只有 +6.5V 和 -6.5V，這對于最大 +5V / -5V 的信號輸出電壓來說剛好足夠，并且處于運(yùn)放允許工作條件的邊緣。這兩個(gè)都是開關(guān)電源，通過強(qiáng)制 PWM 和直接在運(yùn)放輸入端進(jìn)行濾波來保持低波紋。不需要 LDO，因?yàn)榇蠖鄶?shù) LDO 無法消除 1.1MHz 的波紋。5V 繼電器的額定電壓也適用于此，所以這也很棒。盡管原始板有 +15V/-12V，但實(shí)現(xiàn)了相同的最大輸出信號。只有 6.5V 意味著直流偏移級必須重做，因此所有 PI 衰減器和運(yùn)放增益都必須更改。作為一個(gè)簡單的附加功能，我還在 PCB 上添加了匹配的阻抗。

DAC 輸出濾波器完全重做。原始濾波器需要非常特定和不常見的元件值，這些值無處可尋，所以必須完全更改。

原始設(shè)計(jì)中采用了一個(gè)九階橢圓濾波器，這對于高頻抑制聽起來很棒，但其階躍響應(yīng)非常糟糕。由于我希望矩形信號具有陡峭的邊沿，因此我選擇了一款相位特性好得多的濾波器。在同時(shí)優(yōu)化以最小化元件差異時(shí)，最終的設(shè)計(jì)方案有點(diǎn)“取巧”，成了一個(gè)五階低通濾波器（特性介于巴特沃斯和貝塞爾濾波器之間）。Spice 仿真結(jié)果看起來很有希望，但實(shí)測的信號邊沿（見上文，上升/下降時(shí)間trise/fall= 15.5ns）比仿真值（10ns）要慢一些。

從下圖可以看出，新設(shè)計(jì)的階躍響應(yīng)要好得多，同時(shí)也沒有超過運(yùn)放的壓擺率。但從頻率衰減特性來看，橢圓濾波器顯然更優(yōu)。我的濾波器在通帶的高頻部分有輕微衰減，并且在采樣頻率（156MHz）處的衰減也不是那么理想。

通帶內(nèi)衰減：這種衰減在頻率高于 10MHz 時(shí)會(huì)變得明顯，但對于正弦信號，可以通過手動(dòng)調(diào)整幅度來進(jìn)行校正。

混疊（Aliasing）：混疊只可能在高于奈奎斯特頻率（78MHz）時(shí)發(fā)生。對于頻率較低的信號（例如 <1MHz），當(dāng)信號頻率?fsig遠(yuǎn)小于采樣頻率fsample時(shí)，這個(gè)問題并不重要。這是因?yàn)槌说屯V波器的衰減作用外，采樣保持電路在頻域中的sinc 函數(shù)特性也足以抑制任何混疊（例如，sinc(1-1MHz/156MHz) = -44dB）。對于更高的頻率，混疊情況會(huì)更糟，并且可能在快速傅里葉變換（FFT）或頻譜分析儀上觀察到。

結(jié)論：

→ 更差的混疊衰減，僅在高頻時(shí)相關(guān) → 更好的階躍和脈沖響應(yīng)行為

可能的改進(jìn)

...我不會(huì)去解決這些問題，但歡迎大家貢獻(xiàn)。

• M4 緊固件太大了，需要更多的空間，因?yàn)樽韬笇幽壳笆俏ㄒ坏姆谰€。

• 一個(gè)直流偏移電位器會(huì)有幫助。

• 提高增益精度，但這可能非常困難。

• 選擇帶有通孔對齊引腳的連接器以便于組裝，但這可能需要更精確的尺寸測量。

• 消除主板上開關(guān)穩(wěn)壓器的磁性 EMI 耦合。最簡單的解決方案可能是交換第 3 層（GND）和第 4 層（信號），并為阻抗校正走線寬度。然而，由于這是磁性近場，這可能不足夠。我嘗試了一些連接到 GND 的鋁箔作為屏蔽，帶來了 -3dB 的改善。一塊浮動(dòng)的薄鐵片帶來了 -10dB 的改善。另一個(gè)選擇可能是將主板上的非屏蔽電感更換為屏蔽電感。

請注意，在繼電器的左側(cè)，塑料外殼非?？拷?PCB，所以即使是大的 MLCC 或 SMD 電感器也可能太大，而繼電器肯定是。

聲明

本設(shè)計(jì)采用 CERN-OHL-W-2.0 許可證發(fā)布。對于本產(chǎn)品無法正常工作或造成任何形式的損害，我們概不負(fù)責(zé)。本產(chǎn)品并非產(chǎn)品，而是開發(fā)板。使用風(fēng)險(xiǎn)自負(fù)。

本項(xiàng)目受 Rigol 原版 AWG 的影響，因此僅建議個(gè)人使用。雖然未經(jīng)驗(yàn)證，但出售此 AWG 可能侵犯 Rigol 的專利或權(quán)利。