前 言

V8 是 Google 開發(fā)及開源的 JavaScript 和 WebAssembly 語言編譯引擎，是 Chromium 項目的一部分，主要應(yīng)用于 Chrome 瀏覽器 和 Node.js 等項目，在瀏覽器生態(tài)中發(fā)揮著至關(guān)重要的作用。自 2020 年起，中科院軟件所 PLCT 實驗室等團(tuán)隊開始為 V8 引擎開發(fā) RISC-V 后端，并持續(xù)推動 V8 對 RISC-V 架構(gòu)的支持，不斷完善功能完整性，持續(xù)優(yōu)化性能表現(xiàn)。目前，V8 引擎的 RISC-V 后端已經(jīng)完成了解釋器和 JIT 編譯器的開發(fā)，實現(xiàn)了基本功能的完整支持。全球 RISC-V 生態(tài)共建者正在積極推動更多高級特性的開發(fā)與完善，持續(xù)優(yōu)化 V8 在 RISC-V 平臺上的性能與兼容性。

RISC-V 作為新興的架構(gòu)，其后端仍有不少優(yōu)化機會。本文將介紹一些進(jìn)迭時空在 V8 JavaScript 引擎 RISC-V 后端的優(yōu)化工作，并說明這些優(yōu)化如何提升 JavaScript 在 RISC-V 架構(gòu)上的執(zhí)行效率和整體性能表現(xiàn)。

R I S C - V 后 端 優(yōu) 化

Load/Store 地址計算優(yōu)化

V8 的 LoadStoreSimplificationReducer Pass 會將 LoadOp（Load Operation）和 StoreOp（Store Operation）的地址計算規(guī)約為 Base + Index 的形式，Base 表示基地址，Index 表示索引偏移，比如指令 ld t3, 8(t1) 中 Base 為 t1，Index 為 8，加載地址為 t1 + 8。

·使用 Shift And Add 指令計算 Base

RISC-V Zba Extension 提供了 shift and add 系列指令來快速完成地址計算，使用該系列指令可在地址計算過程省去 1 條指令。以如下代碼為例，在計算 Base 過程中使用了 slli + add 來完成對 Base 的計算，可被 shift and add 指令替換。

·Index 立即數(shù)參數(shù)融合進(jìn) Load/Store 指令

有時候 Index 并不一定是立即數(shù)，而是一個通過 WordBinopOp::Add 節(jié)點計算得到的寄存器值，并且該 WordBinopOp::Add 節(jié)點的參數(shù)中存在符合 RISC-V Load/Store 指令索引偏移范圍 [-2048, 2047] 的立即數(shù)，則可以將 Index 中的立即數(shù)參數(shù)融合進(jìn) Load/Store 指令中，從而節(jié)省 1 條指令。

更進(jìn)一步地，如果上述兩種優(yōu)化方法的條件都符合，則可以同時使用兩種優(yōu)化方法，從而節(jié)省 2 條指令。

Comparison + Branch 優(yōu)化

Comparison + Branch 一般位于 BasicBlock 結(jié)束處，用于條件分支跳轉(zhuǎn)。

MERGEB3<-?B2，B1? 21:Phi(#16，#19)[Tagged]? 22:Constant()[heap?object:?0x00ec00000011?? 23:Comparison(#4，#22)[Equal, Tagged]? 24:Branch(#23)[B319，B4，F(xiàn)alse]

如果 ComparisonOp 的 RegisterRepresentation 是 Tagged 類型，則可以將 Tagged 類型映射為 Word32 或者 Word64 類型，如此便可在對 Branch 節(jié)點做指令選擇時，選擇 kRiscvCmp 虛擬指令而不是選擇 kRiscvCmpZero 虛擬指令，同時會將 ComparisonOp 的參數(shù)和 FlagsCondition（表示判斷條件）融合進(jìn) kRiscvCmp 虛擬指令中。因此 ComparisonOp 節(jié)點計算結(jié)果不再被直接使用，所以不會對 ComparisonOp 生成指令，從而達(dá)到節(jié)省指令的目的。

原來使用 kRiscvCmpZero 節(jié)點時，需要使用 xor + slt 指令來計算 ComparisonOp 的結(jié)果然后再傳給 Branch 指令。切換為 kRiscvCmp 節(jié)點后，可以將 ComparisonOp 操作融合進(jìn) Branch 指令中，從而省去 xor 和 slt 指令。

Load + ChangeUint32ToUint64 優(yōu)化

在 Load + ChangeUint32ToUint64 匹配模式下，ChangeUint32ToUint64 用于將 LoadOp 加載出來的 uint32 類型數(shù)據(jù)轉(zhuǎn)化為 uint64 類型。

但當(dāng) LoadOp 需要加載的數(shù)據(jù)其符號類型為 unsigned，MachineRepresentation 類型為 Word32 時，會選擇 lwu 指令來進(jìn)行加載，該指令加載數(shù)據(jù)時自身會進(jìn)行零擴展，故不需要再額外使用 zext.w 指令來進(jìn)行零擴展，從而省去 zext.w 指令。

IsNumeric 優(yōu)化

IsNumeric(value) 用于判斷給定的 JavaScript 值是否是一個 Number 類型或 BigInt 類型:

Number：表示浮點數(shù)和整數(shù)（如 42，3.14）

BigInt：表示任意精度的大整數(shù)（如 123456789012345678901234567890n）

在 IsNumberic 函數(shù)實現(xiàn)中，需要對 IsHeapNumber 和 IsBigInt 函數(shù)返回值進(jìn)行 or 運算，而因為 IsBigInt 函數(shù)需要數(shù)條指令完成，所以如果 IsHeapNumber 返回值為 1，則兩者 or 運算的結(jié)果可以直接用 1 來表示，避免通過 IsBigInt 函數(shù)引入較多的指令。

同理，IsSharedStringInstanceType 函數(shù)也可以照此修改優(yōu)化。

DecompressTagged 優(yōu)化

RISC-V Zba Extension 中提供了 zext.w 偽指令可用于零擴展。當(dāng)使能 V8 Compress pointer 機制時，需要通過DecompressTagged 函數(shù)對 Tagged 類型數(shù)據(jù)進(jìn)行解壓縮。DecompressTagged 函數(shù)實現(xiàn)中，存在對 source register 上的數(shù)據(jù)執(zhí)行 And 0xFFFFFFFF 的操作，而 0xFFFFFFFF 需要使用 3 條 RISC-V 基礎(chǔ)指令來構(gòu)造。當(dāng)存在 RISC-V Zba Extension 時，可以使用 zext.w 指令來替換 And 0xFFFFFFFF 操作，從而節(jié)省 3 條指令。

AssembleReturn 優(yōu)化

V8 中 AssembleReturn 用于對 ArchRet 節(jié)點生成指令，當(dāng)符合下列條件時：

frame_access_state()->has_frame()，即表示當(dāng)前是否正在使用棧幀。

call_descriptor->IsJSFunctionCall()，即表示當(dāng)前是否為 JavaScript 函數(shù)調(diào)用。

parameter_slots != 0，即表示當(dāng)前被調(diào)用函數(shù)的函數(shù)定義中參數(shù)數(shù)量不為 0

則需要將 JavaScript 函數(shù)參數(shù)從棧幀中移出。因?qū)嶋H傳入?yún)?shù)的數(shù)量和函數(shù)定義中參數(shù)的數(shù)量不一定相同，因此需要取兩者之中較大值來進(jìn)行棧幀調(diào)整。

RISC-V Zbb Extension 提供了 max 指令來獲取兩個參數(shù)的較大值，既減少 1 條指令，又能避免產(chǎn)生分支指令導(dǎo)致分支預(yù)測失敗時需要清空流水線。

TaggedIsSmi 優(yōu)化

在 V8 中，為了提高性能和減少內(nèi)存使用，小整數(shù)被直接編碼到 Tagged 類型值中，這種編碼方式使得小整數(shù)無需分配額外的內(nèi)存即可存儲，并且可以直接在寄存器中傳遞，從而提高了運算速度。

TaggedIsSmi 函數(shù)用于判斷 Tagged 類型值是否為 Smi（Small Integer）數(shù)據(jù)，在 V8 中屬于高頻使用函數(shù)。對于 Smi 類型，最低位通常設(shè)置為 0；而對于指向堆對象的 Tagged 類型值，最低位則設(shè)置為 1。TaggedIsSmi 源碼如下：

TNodeCodeStubAssembler::TaggedIsSmi(TNode a) { staticassert(kSmiTagMask

對應(yīng)的 IR 節(jié)點則如下圖所示：

25:TaggedBitcast(#0)[Compressed, Word32, TagAndsmiBits]26:Constant()[word32:1]27:Change(#25)[Truncate, NoAssumption, Word64, Word32]28:WordBinop(#27，#26)[BitwiseAnd,Word32]29:Branch(#28)[B5，B4,None]

此處的 BitwiseAnd 運算是與常數(shù) 1 進(jìn)行 And 運算，必然是在 Word32 數(shù)據(jù)表示范圍內(nèi)，故并不需要進(jìn)行擴展操作。經(jīng)過優(yōu)化后，TaggedIsSmi 函數(shù)生成的指令序列可節(jié)省 2 條指令。

SwitchTable 二分查找優(yōu)化

AssembleArchBinarySearchSwitch 是用于為 switch-case 語句（特別是 case 值為整數(shù)時）生成高效匯編代碼的方法。它通過使用二分查找算法來優(yōu)化 switch-case 結(jié)構(gòu)的執(zhí)行效率，從而減少條件分支的數(shù)量，提高性能。當(dāng)使能 Compress pointer 時，會在二分查找比較時將輸入值進(jìn)行符號擴展操作，然而實際上，輸入值在整個二分查找階段并不會發(fā)生變化，可以對其做循環(huán)不變量提升，減少符號擴展操作的數(shù)量。

CompareTaggedAndBranch 優(yōu)化

CompareTaggedAndBranch 是用于比較兩個值，并根據(jù)比較結(jié)果執(zhí)行條件跳轉(zhuǎn)的函數(shù)。當(dāng)使能 Compress pointer 時，兩個值需要進(jìn)行符號擴展之后才能比較。但是如果一個參數(shù)為立即數(shù)并在 [0, 0x7FFFFFFF] 范圍內(nèi)，實際上并不需要進(jìn)行符號擴展。

性 能 測 試

經(jīng)過進(jìn)迭時空的多項優(yōu)化，包括但不限于上述改進(jìn)，V8 基準(zhǔn)性能測試的各項指標(biāo)均取得了不同程度的提升。

結(jié) 束 語

秉承著以 RISC-V 架構(gòu)數(shù)智未來的使命，進(jìn)迭時空將持續(xù)關(guān)注和支持 RISC-V 生態(tài)的發(fā)展，下一步會陸續(xù)將優(yōu)化成果向 V8 開源社區(qū)貢獻(xiàn)，并與開源社區(qū)伙伴一起繼續(xù)努力，共建 RISC-V 生態(tài)。