上篇和中篇，我們介紹了FPGA的四大特點(diǎn)，以及這些特點(diǎn)所帶來(lái)的市場(chǎng)和應(yīng)用機(jī)會(huì)，概述如下：

硬件可編程：通信網(wǎng)絡(luò)，芯片驗(yàn)證等；

并行和實(shí)時(shí)：視頻圖像處理，AI推理等；

高集成度：工業(yè)機(jī)器人，激光雷達(dá)等；

新工藝新接口：視頻接口，測(cè)試測(cè)量等。

有那么多的機(jī)會(huì)，F(xiàn)PGA怎么不上天呢？其實(shí)FPGA真上天了，在每一臺(tái)火星車(chē)上，幾乎都有宇航級(jí)FPGA存在，但不賣(mài)國(guó)內(nèi)。即使上天也解決不了根本問(wèn)題，火星車(chē)就那么幾臺(tái)，而芯片的持續(xù)健康發(fā)展必須要有用量的支撐。做芯片無(wú)法持續(xù)盈利并投入，便沒(méi)有生命力，這就是搞“兩彈一星”和搞芯片的本質(zhì)區(qū)別。在本篇內(nèi)容中，讓我們說(shuō)說(shuō)FPGA的五大硬傷，搞清楚是什么限制了FPGA的海量部署和做大做強(qiáng)。

>> FPGA五大硬傷及破局之道

硬傷一：?jiǎn)蝺r(jià)高，HardCopy的悲歌

有時(shí)候客戶(hù)想談價(jià)格，會(huì)說(shuō)他們那個(gè)產(chǎn)品是海量。而我喜歡跟客戶(hù)開(kāi)玩笑說(shuō)，“我們喜歡量大的應(yīng)用，但是量也不能太大，否則我們會(huì)被嚇跑。” 這是一句玩笑，但的確是FPGA的無(wú)奈。為什么？成本，還是成本。FPGA的可編程是用資源冗余實(shí)現(xiàn)的，同樣功能的FPGA裸片尺寸(die size)是等效ASIC的幾倍，甚至十幾倍。冗余會(huì)帶來(lái)成本，成本最后需要用戶(hù)買(mǎi)單。

最終，等產(chǎn)品規(guī)格趨于穩(wěn)定，可編程不再是剛需，降本變成了對(duì)FPGA廠(chǎng)家的靈魂拷問(wèn)。降價(jià)，降BOM，是客戶(hù)的習(xí)慣動(dòng)作。頭部FPGA廠(chǎng)家的毛利通常在70%左右，對(duì)以高利潤(rùn)率而津津樂(lè)道的FPGA廠(chǎng)家來(lái)說(shuō)，面對(duì)客戶(hù)不停的壓價(jià)是一個(gè)痛苦的過(guò)程。那有沒(méi)有解決辦法呢？

業(yè)界一直在探索這一問(wèn)題的解決方案，在2001年Altera就首次推出了HardCopy解決方案。HardCopy是一種結(jié)構(gòu)化的ASIC，簡(jiǎn)單說(shuō)來(lái)，先用FPGA做前期設(shè)計(jì)和中小批量生產(chǎn)，等設(shè)計(jì)穩(wěn)定不變了，就用一個(gè)硬化的芯片HardCopy來(lái)替代FPGA，可以實(shí)現(xiàn)管腳兼容，客戶(hù)不需要做硬件的改動(dòng)。這個(gè)硬化的芯片去掉了所有的冗余電路，把裸片（die）面積做小?？雌饋?lái)完美解決了客戶(hù)前期設(shè)計(jì)需要頻繁改動(dòng)以及后期量產(chǎn)FPGA單價(jià)過(guò)高的問(wèn)題。

這個(gè)方案其實(shí)對(duì)賣(mài)FPGA也是很有幫助的，一方面可以在設(shè)計(jì)前期穩(wěn)住客戶(hù)，吸引客戶(hù)使用Altera的FPGA，在設(shè)計(jì)穩(wěn)定之后，又可以防止客戶(hù)自己投片ASIC留住量產(chǎn)設(shè)計(jì)，真是一箭雙雕。當(dāng)年Altera的CEO John也這么想的，他從LSI Logic過(guò)來(lái)，定制化ASIC是LSI的主業(yè)。他豪賭HardCopy，似乎不成功便成仁，可是HardCopy終歸是一曲悲歌。當(dāng)時(shí)Altera內(nèi)部私下流傳著一句笑話(huà)： “Hard Yes, Copy No!”。言下之意就是“這東西很難，也不是拷貝這么簡(jiǎn)單”。

那么HardCopy問(wèn)題出在哪里呢？

第一，HardCopy結(jié)構(gòu)限制，裸片尺寸不能大幅度降低，節(jié)省的成本有限；

第二，HardCopy流片成本也挺高，有NRE(工程費(fèi)用)，對(duì)客戶(hù)是個(gè)負(fù)擔(dān)；

第三，HardCopy一對(duì)多替換FPGA也有很大的驗(yàn)證風(fēng)險(xiǎn)；

第四，如果流片以后設(shè)計(jì)又發(fā)生更改，會(huì)非常麻煩，造成成本損失。

總的來(lái)說(shuō)，ASIC的風(fēng)險(xiǎn)HardCopy一個(gè)都不少，但是收益卻遠(yuǎn)沒(méi)有ASIC那么誘人。HardCopy是個(gè)看起來(lái)很美，操作起來(lái)很要命的產(chǎn)品，失敗是必然的。全國(guó)的HardCopy最多只做成了兩三個(gè)，可以說(shuō)失敗的很徹底。賽靈思的EasyPath作為被動(dòng)應(yīng)對(duì)的方案，后來(lái)也跟著銷(xiāo)聲匿跡了。

Altera夢(mèng)碎HardCopy，對(duì)HardCopy的過(guò)度投入，以至于在FPGA SOC和軟件工具方面投入不足，無(wú)法讓公司趕超對(duì)手更上一層樓，卻慢慢被對(duì)手甩開(kāi)，后來(lái)終于做出了出售Altera給Intel的決定。

硬傷二：資源少，性能低，功耗高

有人會(huì)說(shuō)，F(xiàn)PGA的性能并不低，資源也有大規(guī)模的可選啊。資源和性能是個(gè)相對(duì)的概念，對(duì)很多高端的應(yīng)用，單片F(xiàn)PGA的資源是不夠的，需要很多顆拼起來(lái)一起驗(yàn)證，與ASIC相比其極限主頻也不夠，因?yàn)橛泻芏嗳哂嚯娐?，漏電流明顯，天生功耗就高。有時(shí)前期原型驗(yàn)證用FPGA，后期轉(zhuǎn)ASIC可以做得更大，速度可以更快且功耗可以更低。

在很多手持設(shè)備應(yīng)用場(chǎng)景，比如對(duì)講機(jī)，手持測(cè)試儀，手持超聲，玩具打印機(jī)等等設(shè)備，功耗非常關(guān)鍵，一個(gè)是散熱效果，一個(gè)是電池續(xù)航，都很重要。即便不用電池供電，比如手持超聲，功耗太大設(shè)備發(fā)燙，也會(huì)嚴(yán)重影響使用過(guò)程中的用戶(hù)體驗(yàn)。

有些設(shè)計(jì)無(wú)論怎么做功耗優(yōu)化，始終無(wú)法滿(mǎn)足需求，于是被迫棄用FPGA，或者改用其他ARM SOC加個(gè)非常小的低功耗FPGA。雖然Lattice和Microchip都有低功耗的工藝，但卻犧牲了性能。而后來(lái)的易靈思，通過(guò)XLR(可變換邏輯和走線(xiàn))架構(gòu)創(chuàng)新兼顧了低功耗和高性能，并保持較低成本。這些嘗試都很有意義，但是FPGA的結(jié)構(gòu)本身決定了只能在一定程度上優(yōu)化功耗、性能和資源利用率。我們?nèi)匀黄诖鼺PGA廠(chǎng)家在這些領(lǐng)域持續(xù)創(chuàng)新。

硬傷三：FPGA白紙一張，生態(tài)弱

FPGA號(hào)稱(chēng)萬(wàn)金油，什么都可以做。但是如果沒(méi)有算法和協(xié)議實(shí)現(xiàn)，白紙一張，沒(méi)有實(shí)際功能，實(shí)際上也什么都做不了。實(shí)現(xiàn)任何功能都需要進(jìn)行編程，需要客戶(hù)自己設(shè)計(jì)或者找合作方深度定制，但這條路充滿(mǎn)荊棘。

很多時(shí)候，特別是一些做消費(fèi)類(lèi)產(chǎn)品比如全景相機(jī)、VR/AR這些應(yīng)用的客戶(hù)，產(chǎn)品定義突然提出需求來(lái)，規(guī)格也時(shí)常變化，內(nèi)部沒(méi)人做，外部IDH（獨(dú)立設(shè)計(jì)工作室）也很難配合。很多中小公司不愿意養(yǎng)人，因?yàn)椴粫?huì)一直有FPGA的活干，而單獨(dú)做IDH的公司也時(shí)常處于打零工的狀態(tài)，飽一頓饑一頓，無(wú)法實(shí)現(xiàn)長(zhǎng)期發(fā)展，各有各的難處。

對(duì)我們來(lái)說(shuō)，也對(duì)沒(méi)有常備FPGA設(shè)計(jì)能力的客戶(hù)來(lái)說(shuō)，IDH顯得非常珍貴，他們都是我們的座上賓。但很多IDH生活在溫飽線(xiàn)邊緣，無(wú)論是轉(zhuǎn)產(chǎn)品設(shè)計(jì)或是堅(jiān)守IDH都是一條艱苦的路。所以，請(qǐng)善待IDH，珍惜IDH。

我們?cè)谧隹蛻?hù)的早期設(shè)計(jì)導(dǎo)入的時(shí)候，為什么只傾向于報(bào)價(jià)給設(shè)計(jì)方，而不是單純的采購(gòu)方。這是因?yàn)?，任何FPGA的量產(chǎn)，都需要經(jīng)過(guò)設(shè)計(jì)者的辛苦努力才會(huì)有結(jié)果。在任何客戶(hù)詢(xún)價(jià)的時(shí)候，我們都需要搞清楚設(shè)計(jì)的來(lái)源和去處才會(huì)報(bào)價(jià)。這對(duì)保護(hù)設(shè)計(jì)者，保護(hù)市場(chǎng)價(jià)格都非常重要。

硬傷四：設(shè)計(jì)層次低，難掌握

FPGA第一次市場(chǎng)規(guī)模的飛躍也是由設(shè)計(jì)方法學(xué)的飛躍引領(lǐng)的，也就是說(shuō)，從原理圖到HDL RTL層的設(shè)計(jì)革命極大提高了設(shè)計(jì)效率，第一次帶飛了FPGA，把設(shè)計(jì)者從底層的原理圖設(shè)計(jì)中解放出來(lái)，可以做更大更復(fù)雜的設(shè)計(jì)，然后由邏輯綜合工具把HDL自動(dòng)轉(zhuǎn)成邏輯門(mén)網(wǎng)表，再布局布線(xiàn)。

「High-Level Synthesis/HLS并不普及」

然而，方法學(xué)就此幾乎停滯不前，編程抽象層次仿佛被鎖死在RTL層。RTL層猶如半自動(dòng)化手工作坊，高級(jí)語(yǔ)言和高層次綜合HLS始終無(wú)法大規(guī)模普及，無(wú)法帶來(lái)設(shè)計(jì)生產(chǎn)力的革命性提升。不能大幅提升設(shè)計(jì)效率，極大限制了用戶(hù)對(duì)資源或算力需求的拉動(dòng)。

FPGA應(yīng)用場(chǎng)景往往與底層硬件系統(tǒng)緊密結(jié)合，需要設(shè)計(jì)者對(duì)具體的硬件系統(tǒng)和應(yīng)用需求有深入了解。同時(shí)，相比高級(jí)語(yǔ)言的軟件設(shè)計(jì)，RTL設(shè)計(jì)方法比較難掌握，設(shè)計(jì)更改迭代慢，人難招。且對(duì)人的綜合素質(zhì)要求很高，包括軟硬件，編程，算法，單板硬件都需要懂，難上加難。因此大家都會(huì)覺(jué)得FPGA圈子小，這并不是錯(cuò)覺(jué)。

「Jetpack用于端側(cè)AI開(kāi)發(fā)」

再看看英偉達(dá)的GPU，不就是被CUDA帶飛了嗎。編程簡(jiǎn)單易學(xué)好用就是王道，高級(jí)語(yǔ)言直接上，資源效率和性能差不多就行，也沒(méi)必要處處精益求精，通常能到標(biāo)稱(chēng)算力的一半以上也不錯(cuò)了。如果需要對(duì)關(guān)鍵模塊提高效率和性能，像DeepSeek那樣，部分操作繞過(guò)CUDA的高層API，直接操作PTX指令集，也是可以的?，F(xiàn)在的Jetson產(chǎn)品開(kāi)發(fā)包Jetpack也是英偉達(dá)的護(hù)城河，它包含了完整的AI、計(jì)算機(jī)視覺(jué)、GPU加速、深度學(xué)習(xí)以及CUDA工具鏈，讓開(kāi)發(fā)者能夠高效地在Jetson硬件上構(gòu)建應(yīng)用。

賽靈思“數(shù)據(jù)中心優(yōu)先(DC First)戰(zhàn)略”虎頭蛇尾的一個(gè)重要原因，實(shí)際上就是FPGA設(shè)計(jì)方法學(xué)不具有普適性。公司高層也對(duì)這個(gè)問(wèn)題洞若觀火，做Vitis/Vitis AI工具的目的也是想讓所有人都參與到FPGA平臺(tái)的開(kāi)發(fā)過(guò)程中來(lái)，不管是AI科學(xué)家，算法工程師，軟件工程師都能輕松的對(duì)FPGA進(jìn)行編程，使用C/C++，OpenCL庫(kù)，亦或是TensorFlow，Pytorch等AI框架，希望能把FPGA編程徹底軟件化。

但是，多數(shù)情況下，編程效果、硬件資源調(diào)用、資源使用效率和時(shí)序控制精度方面是個(gè)很大的問(wèn)題。看起來(lái)高級(jí)編程語(yǔ)言和底層FPGA資源之間的鴻溝比想象的大很多，至今始終沒(méi)有取得行業(yè)性的突破性進(jìn)展。DC First出師未捷，原因與FaaS的逐漸衰落如出一轍。這一結(jié)果，導(dǎo)致了管理層考慮出售公司給AMD，使得盛極一時(shí)的XDF(賽靈思開(kāi)發(fā)者大會(huì))黯然落幕。

「Vitis有個(gè)美好的愿景」

硬傷五：芯片和工具迭代速度慢

在過(guò)去幾年中，英偉達(dá)的邊緣計(jì)算SOC從 Jetson TX2到Jetson Xavier再到Jetson Orin和Thor, 算力飛速提升，而FPGA的產(chǎn)品Portofolio基本沒(méi)變，這樣怎么競(jìng)爭(zhēng)？！在主航道拼算力肯定是拼不過(guò)的，主流應(yīng)用比較難競(jìng)爭(zhēng)，那就只能偏安于小眾應(yīng)用了。

而且，最近幾年整個(gè)FPGA行業(yè)的工藝領(lǐng)先性不再，產(chǎn)品更新迭代慢下來(lái)了，Altera和賽靈思芯片工藝也分別卡在10納米(nm)和7納米(nm)節(jié)點(diǎn)上多年。由于7nm產(chǎn)品推廣不利，賽靈思目前在16nm產(chǎn)品上瘋狂補(bǔ)課，甚至超過(guò)15年高齡也差點(diǎn)退休的45nm產(chǎn)品Spartan6，還在低端市場(chǎng)扮演重要角色。

前面也提過(guò)，一個(gè)重要原因就是FPGA這個(gè)行業(yè)的設(shè)計(jì)方法學(xué)停滯不前，被卡在RTL這個(gè)層級(jí)上了。有了先進(jìn)的方法學(xué)，芯片資源就像韓信將兵多多益善，否則根本處理不了，芯片做得太大了只會(huì)是負(fù)擔(dān)。邏輯綜合與布局布線(xiàn)算法也多年沒(méi)有革命性變化，最大的芯片每一次換代，相應(yīng)的工具都需要努力做改進(jìn)，否則做一次編譯需要幾天幾夜，讓人望而卻步。

現(xiàn)在的英偉達(dá)，客戶(hù)的算力需求一直迅速擴(kuò)大，算力呈指數(shù)級(jí)增加，工具鏈并沒(méi)有成為硬件的瓶頸，反而推動(dòng)著技術(shù)一直向前。反觀現(xiàn)在的FPGA，在大部分場(chǎng)合，感覺(jué)性能已然過(guò)剩。目前整個(gè)芯片行業(yè)資源向AI和GPU嚴(yán)重傾斜，必然在其他芯片品類(lèi)投資減少，這也會(huì)影響FPGA的創(chuàng)新步伐。

四面楚歌，如何破局？

當(dāng)年FPGA剛剛開(kāi)始繁榮的時(shí)候，像極了一位朝氣蓬勃的年輕人，到處擠占市場(chǎng)，把手伸向MCU, CPU, DSP, ASSP的傳統(tǒng)領(lǐng)地。時(shí)過(guò)境遷，經(jīng)過(guò)20多年的高速發(fā)展，F(xiàn)PGA年過(guò)不惑，動(dòng)作也慢下來(lái)了。競(jìng)爭(zhēng)對(duì)手卻在不斷迭代，GPU和集成NPU的SOC也開(kāi)始蠶食FPGA的市場(chǎng)。逆水行舟，不進(jìn)則退，F(xiàn)PGA會(huì)掉隊(duì)嗎，未來(lái)路在何方？

前賽靈思CEO Victor的大方向也許是對(duì)的，可能是著急了。或許資本也容不得他慢慢來(lái)吧，最后的最后就是賣(mài)公司能在短期內(nèi)掙到更多的錢(qián)，財(cái)務(wù)目標(biāo)肯定是達(dá)到了。功成身退，皆大歡喜。

在AI浪潮下，數(shù)據(jù)中心云端AI推理、高性能計(jì)算、視頻轉(zhuǎn)碼、數(shù)據(jù)分析等任務(wù)越來(lái)越多地使用通用GPU，而不是 FPGA。過(guò)去，云計(jì)算平臺(tái)亞馬遜AWS、微軟Azure都使用FPGA加速，但現(xiàn)在通用GPU和客戶(hù)定制的TPU/DPU已逐漸取代FPGA。

「AWS F1實(shí)例系統(tǒng)架構(gòu)」

在邊緣計(jì)算領(lǐng)域，GPU和帶AI算力SOC也在計(jì)算機(jī)視覺(jué)，視頻分析，信號(hào)處理（MIMO、波束成形、FFT計(jì)算等）領(lǐng)域開(kāi)始侵蝕FPGA。比如，在超高端超聲設(shè)備中，GPU正在取代傳統(tǒng)的FPGA進(jìn)行波束成形。AI 技術(shù)開(kāi)始與超聲成像結(jié)合，深度學(xué)習(xí)可以用于優(yōu)化波束成形過(guò)程，進(jìn)一步提高圖像質(zhì)量或減少噪聲。而且，根本不需要什么專(zhuān)業(yè)的GPU，CUDA完全支持游戲GPU卡做計(jì)算加速，性?xún)r(jià)比非常好，也不要驚訝，很多客戶(hù)都是這么做的。

國(guó)產(chǎn)帶NPU的SOC芯片，逐漸侵蝕了L0/L1級(jí)輔助駕駛(ADAS)，駕駛員監(jiān)控系統(tǒng)(DMS)，環(huán)視(Surround View)中FPGA SOC的份額。KVM市場(chǎng)中國(guó)產(chǎn)的SOC比如典型代表海思和RockChip，新產(chǎn)品不僅ARM處理器很強(qiáng)，AI算力足夠，而且還內(nèi)嵌了很強(qiáng)的Video Codec。在智能攝像頭領(lǐng)域，幾乎是海思, Rockchip, Amba等SOC的天下，F(xiàn)PGA毫無(wú)斬獲。目前AI ISP也逐漸取得了更多關(guān)注，通常他們會(huì)跑在集成NPU的SOC中，而不是在FPGA上。當(dāng)然這里說(shuō)的都是AI推理方面，至于FPGA做接口轉(zhuǎn)換等傳統(tǒng)需求，倒是時(shí)常會(huì)有。

在自動(dòng)駕駛領(lǐng)域，賽靈思Versal AI Edge的設(shè)計(jì)中標(biāo)(Design Win)幾乎可以忽略，公開(kāi)消息就只有斯巴魯?shù)碾p目視覺(jué)EyeSight自駕系統(tǒng)。整個(gè)國(guó)內(nèi)市場(chǎng)基本被英偉達(dá)Jetson Orin，地平線(xiàn)征程，華為MDC三家包了。尤其是Jetson系列，可以說(shuō)是英偉達(dá)最具潛力的產(chǎn)品線(xiàn)，迅速引領(lǐng)市場(chǎng)，在自動(dòng)駕駛，機(jī)器人，機(jī)器視覺(jué)等端側(cè)AI領(lǐng)域變得越來(lái)越引人注目。

在端側(cè)AI主賽道上，F(xiàn)PGA已然落后很多。

在工業(yè)控制，測(cè)試儀器儀表這樣的應(yīng)用中，TI, Rockchip, Allwinner等廠(chǎng)家的SOC產(chǎn)品迭代加快，體現(xiàn)更優(yōu)性?xún)r(jià)比，對(duì)FPGA SOC虎視眈眈。一些前期FPGA的設(shè)計(jì)穩(wěn)定量產(chǎn)以后，也面臨著被ASIC替換的風(fēng)險(xiǎn)，比如無(wú)人機(jī)圖傳系統(tǒng)，光纖到屋FTTR中的mini-OLT部分，和車(chē)載激光雷達(dá)。

Altera在賣(mài)給Intel以后存在感逐漸降低，盡管風(fēng)口將過(guò)，賽靈思也借機(jī)賣(mài)身成功，F(xiàn)PGA行業(yè)似乎陷入停滯，創(chuàng)新緩慢。反而由于數(shù)家國(guó)產(chǎn)FPGA廠(chǎng)家的卷入，在LED大屏和無(wú)線(xiàn)直放站等傳統(tǒng)中低端市場(chǎng)廝殺慘烈。

然而天下大勢(shì)，分分合合皆為常態(tài)。這時(shí)候Intel因?yàn)橄涣级孉ltera單飛，也說(shuō)明FPGA作為一個(gè)獨(dú)立的品牌，具有相當(dāng)?shù)纳?，它不?huì)是一個(gè)附屬品，也不會(huì)淹沒(méi)在星辰大海中最終銷(xiāo)聲匿跡。多聽(tīng)客戶(hù)的意見(jiàn)，多做產(chǎn)品創(chuàng)新，把客戶(hù)需求轉(zhuǎn)化為實(shí)實(shí)在在的產(chǎn)品，做實(shí)客戶(hù)基礎(chǔ)，才是任何一家公司的未來(lái)。

FPGA行業(yè)應(yīng)該從哪些方面突破呢？我覺(jué)得主要有如下幾點(diǎn)：

第一，設(shè)計(jì)方法學(xué)革命

當(dāng)有一天，C/C++和Python這樣的高級(jí)語(yǔ)言能對(duì)FPGA自由有效的編程，不用再去學(xué)HDL，那么FPGA的潛力一定會(huì)被充分釋放，市場(chǎng)規(guī)模和影響力會(huì)高幾個(gè)數(shù)量級(jí)。這樣，F(xiàn)PGA行業(yè)才會(huì)再次迎來(lái)革命性的時(shí)刻，真正實(shí)現(xiàn)當(dāng)年Altera管理層的口號(hào)：Go to the Ocean。跳出小池塘，走向大海。

既然人類(lèi)智慧這么多年沒(méi)有解決這個(gè)問(wèn)題，我想未來(lái)AI人工智能一定可以解決FPGA設(shè)計(jì)層次提升的問(wèn)題，AI狂飆，我們有理由期待。

第二，集成度和工具鏈提升

毫無(wú)疑問(wèn)，異構(gòu)計(jì)算很有價(jià)值。作為一個(gè)異構(gòu)計(jì)算平臺(tái)，F(xiàn)PGA里面集成標(biāo)量處理器(CPU)，向量處理器(NPU,AIE,或Tensor Block)，自適應(yīng)引擎(FPGA邏輯)這些都是有用的。CPU可以是ARM, RISC-V或者x86也行。NPU種類(lèi)就更多了，眾多廠(chǎng)商各顯神通。這些異構(gòu)計(jì)算單元集成在一起，也不一定要在一個(gè)die上，也可以用小芯片(Chiplet)的方式做成多個(gè)die，把這些die封在一個(gè)封裝里面。

但是，不管硬件多牛，集成多少CPU, NPU, 或別的計(jì)算單元，工具鏈易于使用絕對(duì)是重中之重，因?yàn)橛脩?hù)不想過(guò)多關(guān)心你的底層架構(gòu)，只想使用編程語(yǔ)言對(duì)底層的計(jì)算資源方便的調(diào)用，并表現(xiàn)出良好的效率和性能。而且編譯時(shí)間要短，綜合布局布線(xiàn)工具也應(yīng)該用AI加速來(lái)提高效率吧，應(yīng)該有人研究這個(gè)方向。如今無(wú)論是賽靈思的Vitis/Vitis AI還是Intel的OpenVino/FPGA AI Suite都差強(qiáng)人意，更不用說(shuō)其他FPGA廠(chǎng)家。

第三，架構(gòu)和工藝的創(chuàng)新

用戶(hù)對(duì)FPGA在資源、功能、性能、功耗、成本這些方面的要求是永無(wú)止境的，因此，需要在系統(tǒng)架構(gòu)、工藝設(shè)計(jì)、工具實(shí)現(xiàn)有效性方面持續(xù)做巨大的創(chuàng)新，才能不停的滿(mǎn)足用戶(hù)的需求。記得當(dāng)年90nm以下就被“磚家”認(rèn)為是芯片的極限了，因?yàn)閭鹘y(tǒng)平面FET(場(chǎng)效應(yīng)管)的漏電流已經(jīng)大到無(wú)法忍受。

物理尺寸有極限，但創(chuàng)新無(wú)極限。過(guò)去業(yè)界的FinFET(鰭式場(chǎng)效應(yīng)管), Chiplet(小芯片), NoC(片上網(wǎng)絡(luò)), LUT6(6輸入查找表), XLR Cell(可變換邏輯與走線(xiàn)單元), HyperFlex等這些創(chuàng)新，都可圈可點(diǎn)。作為創(chuàng)新載體的FPGA，唯有自身不斷創(chuàng)新，才會(huì)生生不息。

第四，持續(xù)投資并優(yōu)化生態(tài)

作為FPGA廠(chǎng)家，必須重視投資生態(tài)。該有的IP庫(kù)必須有，可以自研開(kāi)發(fā)，也可以出錢(qián)讓合作伙伴開(kāi)發(fā)。核心的IP和API是必須的，如果什么都是第三方收費(fèi)版本，客戶(hù)使用成本必然很高，支持不靈活，極大影響客戶(hù)選用。外圍一些難度很大但是使用場(chǎng)景較少的IP，可以聯(lián)系第三方做porting，確保能支持本廠(chǎng)FPGA。

我們周?chē)€有很多IDH方案商，盡量鼓勵(lì)更多的IDH為FPGA做系統(tǒng)方案，做開(kāi)發(fā)板，做SOM，做POC(概念驗(yàn)證)，做客戶(hù)定制。在合理的情況下多讓利給IDH，讓他們能夠健康的運(yùn)轉(zhuǎn)下去。必須要團(tuán)結(jié)一切可以團(tuán)結(jié)的力量，把生態(tài)豐富起來(lái)，才可以讓客戶(hù)多起來(lái)。

全文結(jié)語(yǔ)

FPGA是個(gè)偉大的發(fā)明，讓有想法的人可以快速且低起步成本做出原型，讓硬件創(chuàng)新變得如同軟件一樣靈活方便，因此獲得大學(xué)和研究機(jī)構(gòu)的廣泛采用，賦能了新技術(shù)的落地。

當(dāng)一個(gè)新應(yīng)用變?yōu)槌墒烨液Ａ康膽?yīng)用時(shí)，F(xiàn)PGA又往往會(huì)悄然退出，好像一位“生而不有，為而不恃，功成則身退”的隱士。然而，過(guò)不了多久，他又會(huì)以另一種形態(tài)或另一種新應(yīng)用突然出現(xiàn)在我們面前。

FPGA是一種很重要的技術(shù)，不要神化它，也不要把它黑化。無(wú)論在不在風(fēng)口，它將一直在那兒自我新陳代謝，在可預(yù)見(jiàn)的將來(lái)，它不會(huì)消失，會(huì)一直發(fā)展。我覺(jué)得FPGA像水，水無(wú)常形卻潤(rùn)物無(wú)聲。老子說(shuō)，水利萬(wàn)物而不爭(zhēng)，故幾于道。

全文結(jié)束，

2025年3月于深圳。

聲明：本文內(nèi)容全部來(lái)自業(yè)界資訊和個(gè)人理解，未涉及任何公司機(jī)密和客戶(hù)信息，不代表任何公司立場(chǎng)，僅供大家交流參考。