半導(dǎo)體外延工藝主要在集成電路制造的前端工藝（FEOL）階段進(jìn)行。以下是具體說(shuō)明：

所屬環(huán)節(jié)定位：作為核心步驟之一，外延屬于前端制造流程中的關(guān)鍵環(huán)節(jié)，其目的是在單晶襯底上有序沉積單晶材料以形成外延層。這一過(guò)程為后續(xù)晶體管、二極管等器件的構(gòu)建提供基礎(chǔ)結(jié)構(gòu)。

工藝目標(biāo)與作用：通過(guò)同質(zhì)外延（如Si/Si）或異質(zhì)外延（如SiGe/Si），結(jié)合分子束外延（MBE）、氣相外延（VPE）和金屬有機(jī)化學(xué)氣相沉積（MOCVD）等技術(shù)，實(shí)現(xiàn)對(duì)材料厚度、電阻率及晶格匹配性的精確控制。例如，在CMOS源漏區(qū)的SiGe外延或HBT基區(qū)制備中，外延層直接影響器件性能。

與其他工序的關(guān)系：該工藝通常先于光刻、刻蝕等后端步驟完成，確保襯底表面的晶體質(zhì)量和導(dǎo)電特性符合設(shè)計(jì)要求。外延層的晶體完整性、位錯(cuò)密度等參數(shù)會(huì)顯著影響最終器件的可靠性和效率。

特殊應(yīng)用場(chǎng)景擴(kuò)展：除常規(guī)應(yīng)用外，選擇性外延生長(zhǎng)技術(shù)還可用于納米線制造、鰭式場(chǎng)效應(yīng)晶體管（FinFET）優(yōu)化等領(lǐng)域，通過(guò)掩模限定材料沉積區(qū)域，實(shí)現(xiàn)局部高精度生長(zhǎng)。

半導(dǎo)體外延工藝是前端制造的核心基礎(chǔ)，通過(guò)精準(zhǔn)的材料堆疊和晶體控制，為高性能器件提供關(guān)鍵的物理支撐結(jié)構(gòu)。