博客作者：Dario Fresu

歡迎來到 “掌握 PCB 設(shè)計(jì)中的 EMI 控制” 系列的第六篇文章。本文將探討串?dāng)_如何影響信號完整性和 EMI，并討論在設(shè)計(jì)中解決這一問題的具體措施。

圖 1：Altium Designer 中的 PCB 設(shè)計(jì)示例

串?dāng)_是現(xiàn)代印刷電路板（PCB）設(shè)計(jì)中最常見的問題之一。隨著 PCB 密度不斷增加，這一現(xiàn)象愈發(fā)普遍。在越來越小的板載區(qū)域集成更多高速接口的趨勢加劇了這一挑戰(zhàn) —— 緊湊的布局導(dǎo)致走線間距縮小，顯著增加串?dāng)_風(fēng)險(xiǎn)。

本質(zhì)上，信號串?dāng)_是指電信號從一個(gè)網(wǎng)絡(luò)（或走線）無意耦合到另一個(gè)網(wǎng)絡(luò)的現(xiàn)象。當(dāng)一條走線上傳輸?shù)男盘柈a(chǎn)生的電磁場與相鄰走線相互作用時(shí)，串?dāng)_即會(huì)發(fā)生。其中，攜帶原始信號的走線稱為 “干擾線”，接收干擾信號的走線稱為 “受害線”。

圖 2：電路中串?dāng)_的表現(xiàn)示例

在電磁干擾（EMI）領(lǐng)域，串?dāng)_的影響尤為關(guān)鍵 —— 它不僅可能成為系統(tǒng)內(nèi)部干擾的源頭，還可能成為干擾其他設(shè)備的電磁輻射源。需要注意的是，串?dāng)_不僅發(fā)生在傳輸信號電流的信號走線之間，也會(huì)出現(xiàn)在返回參考導(dǎo)體（返回電流流回源端的路徑）中，例如 “地彈” 現(xiàn)象，即是返回參考導(dǎo)體中發(fā)生的串?dāng)_。

理解串?dāng)_及其影響

串?dāng)_現(xiàn)象主要由導(dǎo)體間的容性耦合和感性耦合引起。當(dāng)兩條或多條走線排布過近，且信號電壓和電流隨時(shí)間變化時(shí)，干擾線邊緣的邊緣場（電場和磁場）會(huì)耦合到附近的受害線，導(dǎo)致受害線上產(chǎn)生不必要的噪聲。

PCB 設(shè)計(jì)師在減少串?dāng)_和有效抑制 EMI 方面的核心任務(wù)，是最小化這些邊緣場對其他導(dǎo)體的影響，避免噪聲從一條走線傳播到另一條走線。

圖3：信號走線間的感性耦合與容性耦合示例

從 EMI 角度看，當(dāng)噪聲通過 PCB 走線、連接走線的導(dǎo)線或?qū)w產(chǎn)生輻射時(shí)，串?dāng)_就會(huì)成為問題。

串?dāng)_的類型

處理串?dāng)_問題時(shí)，區(qū)分兩種類型尤為重要：近端串?dāng)_（NEXT）和遠(yuǎn)端串?dāng)_（FEXT）。

近端串?dāng)_（NEXT）：發(fā)生在信號傳輸端同一側(cè)的串?dāng)_，即干擾信號在電路的發(fā)送端耦合到相鄰導(dǎo)體。

遠(yuǎn)端串?dāng)_（FEXT）：發(fā)生在信號傳輸端對側(cè)的串?dāng)_，即干擾信號在電路的接收端耦合到相鄰導(dǎo)體。兩者的核心區(qū)別在于：NEXT 出現(xiàn)在源端附近，沿信號傳播反方向（反向）耦合；FEXT 出現(xiàn)在目的端附近，沿信號傳播方向（正向）耦合。

Altium Designer 中的實(shí)用布局策略

盡管信號串?dāng)_的復(fù)雜性足以獨(dú)立成篇，但仍有多種方法可降低其影響，且大部分技術(shù)依賴 PCB 布局設(shè)計(jì) —— 幾何結(jié)構(gòu)設(shè)計(jì)至關(guān)重要。以下是減少串?dāng)_最有效的布局策略：

增大導(dǎo)體間距：增加走線間距離，使電場和磁場無法相互耦合。

圖 4：信號走線間距優(yōu)化前后示例

我們可以采用的另一種技術(shù)是縮小信號走線與返回參考平面之間的間距。這將使信號場與其返回參考平面緊密耦合，減少這些場向其他導(dǎo)體的擴(kuò)散。

此外，縮短信號導(dǎo)體和返回參考導(dǎo)體這兩者的長度，將減少不同網(wǎng)絡(luò)之間的耦合量。這也很直觀，因?yàn)閷?dǎo)體暴露得越少，噪聲耦合到其他導(dǎo)體的可能性就越小。

圖 5：Altium Designer 中信號與返回參考平面緊密耦合的 3D 視圖

另一種減少串?dāng)_的常用方法是為不同信號的返回路徑提供多個(gè)導(dǎo)體，這一方法可有效應(yīng)用于 IC、連接器和 PCB 走線。

例如，這意味著在使用帶狀電纜或其他連接器時(shí)，為不同信號網(wǎng)絡(luò)設(shè)置獨(dú)立的返回路徑，而非多個(gè)信號網(wǎng)絡(luò)共用單一返回導(dǎo)體。

Altium Designer 中的仿真策略

相較于憑經(jīng)驗(yàn)猜測電路布局中的串?dāng)_情況，使用先進(jìn)工具進(jìn)行精確計(jì)算更為重要。

Altium Designer 內(nèi)置的信號完整性（Signal Integrity）工具是實(shí)現(xiàn)這一目標(biāo)的強(qiáng)大功能，可對 PCB 走線上的串?dāng)_進(jìn)行仿真和分析，精確預(yù)測串?dāng)_水平并深入理解其影響。通過該工具，可更精準(zhǔn)地優(yōu)化設(shè)計(jì)。

圖 6：使用 Altium Designer 進(jìn)行串?dāng)_仿真的示例

信號完整性工具提供詳細(xì)仿真結(jié)果，幫助評估各種設(shè)計(jì)權(quán)衡 —— 理解這些權(quán)衡是最小化干擾并實(shí)現(xiàn)高性能的關(guān)鍵。該工具提供的洞見遠(yuǎn)比單純猜測可靠。

圖 7：Altium Designer 中使用信號完整性工具進(jìn)行串?dāng)_評估的示例

借助這一先進(jìn)工具，可在性能需求與布局約束之間做出明智決策，提升電路可靠性和功能性，改善信號完整性和 EMI 性能，同時(shí)提高整體設(shè)計(jì)效率。

總結(jié)

綜上所述，若要有效減少信號串?dāng)_并提升 PCB 的 EMI 性能，可采用多種策略。Altium Designer 內(nèi)置的信號完整性工具對于精確預(yù)測和抑制 PCB 布局中的串?dāng)_不可或缺 —— 它使我們能夠基于數(shù)據(jù)做出決策，確保設(shè)計(jì)滿足規(guī)格要求并在各種條件下可靠運(yùn)行。

如果您希望提升 PCB 設(shè)計(jì)項(xiàng)目水平，并充分利用可顯著簡化和優(yōu)化設(shè)計(jì)流程的先進(jìn)工具，我們強(qiáng)烈建議您開啟Altium Designer 和 Altium 365 的免費(fèi)試用。

這些前沿工具提供一系列強(qiáng)大功能，旨在提升設(shè)計(jì)工作流程的效率和效能，助您更輕松地在 PCB 項(xiàng)目中實(shí)現(xiàn)高質(zhì)量成果。

關(guān)于Altium

Altium有限公司隸屬于瑞薩集團(tuán)，總部位于美國加利福尼亞州圣迭戈，是一家致力于加速電子創(chuàng)新的全球軟件公司。Altium提供數(shù)字解決方案，以最大限度提高電子設(shè)計(jì)的生產(chǎn)力，連接整個(gè)設(shè)計(jì)過程中的所有利益相關(guān)者，提供對元器件資源和信息的無縫訪問，并管理整個(gè)電子產(chǎn)品生命周期。Altium生態(tài)系統(tǒng)加速了各行業(yè)及各規(guī)模企業(yè)的電子產(chǎn)品實(shí)現(xiàn)進(jìn)程。