chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性基礎(chǔ)--串?dāng)_(二)

工程師說硬件 ? 來源:工程師說硬件 ? 2023-01-16 09:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本章我們接著介紹信號完整性基礎(chǔ)第三章節(jié)串?dāng)_剩余知識。

04帶狀線和微帶線地串?dāng)_差異

(1)帶狀線信號在傳播的時候,可以認(rèn)為其周圍介質(zhì)是均勻的,因此沒有遠(yuǎn)端串?dāng)_,或遠(yuǎn)端串?dāng)_很小。(遠(yuǎn)端串?dāng)_的感性和容性大小相等,幅度相反,相互抵消)

如下仿真實驗所示。

6e5c8c52-94be-11ed-bfe3-dac502259ad0.png

6e937280-94be-11ed-bfe3-dac502259ad0.png

圖1、2 ADS仿真:帶狀線和微帶線遠(yuǎn)端串?dāng)_對比(2)在較短的走線情形下,微帶線在走線間距較小的時候相對帶狀線的近端串?dāng)_更小,隨著間距的增加,帶狀線的近端串?dāng)_衰減幅度更大。

因此,實際項目中,還是建議信號在內(nèi)層以帶狀線地方式進(jìn)行走線。

6ebb8086-94be-11ed-bfe3-dac502259ad0.png

6ed835d2-94be-11ed-bfe3-dac502259ad0.png

圖3、4 ADS仿真:帶狀線和微帶線近端串?dāng)_對比

05包地處理

(1)PCB中常對關(guān)鍵信號添加保護(hù)地線,目的是引入低阻抗邊界,將信號上發(fā)射出來的干擾引入到地回路。

(2)合理的包地有助于優(yōu)化信號,但如果包地不合理,反而會對信號造成干擾。

6effe4b0-94be-11ed-bfe3-dac502259ad0.png

6f2d1700-94be-11ed-bfe3-dac502259ad0.png

圖5、6 ADS仿真:不同包地對串?dāng)_地影響

從上述仿真實驗可以看出,加入不合理的地線之后,近端串?dāng)_反而增大,并出現(xiàn)了類似遠(yuǎn)端串?dāng)_的脈沖。這是由于串?dāng)_在地線上來回反射造成的。

(3)要使保護(hù)地線發(fā)揮作用,應(yīng)在保護(hù)地線上添加過孔,通常建議過孔密度大于1/20波長,不能小于1/10波長。

06等長方式

(1)為了保證信號傳輸延時一致,常通過蛇形走線來繞等長。

(2)等長不一定等延時,繞等長之后會使信號提前到達(dá)。不同繞等長的方式,信號提前到達(dá)的時間不一致。(5G以內(nèi)信號基本忽略影響)

6f582c7e-94be-11ed-bfe3-dac502259ad0.png

6f896dc0-94be-11ed-bfe3-dac502259ad0.png

圖7、8 ADS仿真:等長方式對信號時延地影響

(3)通過加大走線之間的間隔可以將走線延時差異縮小

(4)造成信號提前到達(dá)的原因是因為自耦合。當(dāng)信號在蛇形線傳輸?shù)臅r候,在鄰近線產(chǎn)生近端串?dāng)_,和信號疊加導(dǎo)致信號提前到達(dá)。

(5)為了使信號盡可能同時到達(dá),可以通過拉開蛇形走線的Gap間距,建議>=3X。同時使用小波浪繞線,避免平行走線過長。

(小波浪雖然比大波浪更提前,但是小波浪波形質(zhì)量更好)(小波浪造成的近端串?dāng)_寬度較小,淹沒在信號邊沿中,對信號整體質(zhì)量不影響,大波浪造成的近端串?dāng)_寬度較大,會和信號疊加,影響信號質(zhì)量)

使用小波浪繞線,波浪不能太小,太小由于趨膚效應(yīng),信號會直接穿過。(波浪高度不能小于信號走線寬度的2倍)

07層間耦合

(1)如果相鄰層走線重疊或接近,同時相鄰層PP片或芯板厚度太低,串?dāng)_會在相鄰層之間產(chǎn)生。

(2)相鄰層耦合對信號的影響遠(yuǎn)大于同層走線串?dāng)_帶來的影響。為了控制5%的串?dāng)_系數(shù),應(yīng)使相鄰層信號間距大于一倍線寬

6fb5539a-94be-11ed-bfe3-dac502259ad0.png

6ff15372-94be-11ed-bfe3-dac502259ad0.png

圖9、10 近端和遠(yuǎn)端串?dāng)_示意圖

(3)當(dāng)差分走線受空間限制,同層不好出線時,可以考慮利用層間耦合,通過相鄰層兩線重疊的方式達(dá)到差分效果。

70207a9e-94be-11ed-bfe3-dac502259ad0.png

704e8498-94be-11ed-bfe3-dac502259ad0.png

圖11、12 ADS仿真:層間耦合差分信號

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4405

    文章

    23878

    瀏覽量

    424382
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1486

    瀏覽量

    98112
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    196

    瀏覽量

    27842
  • 微帶線
    +關(guān)注

    關(guān)注

    2

    文章

    82

    瀏覽量

    17035
  • 帶狀線
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    8561

原文標(biāo)題:信號完整性基礎(chǔ)--串?dāng)_(二)

文章出處:【微信號:工程師說硬件,微信公眾號:工程師說硬件】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    常見信號完整性的問題之PCB設(shè)計的原因與Altium Designer中的消除技術(shù)

    Altium中的信號完整性分析包括檢查信號上升時間,下降時間,提供終端方案和進(jìn)行分析的能力。您還可以定義模型并設(shè)置規(guī)則和約束以及
    的頭像 發(fā)表于 08-25 15:50 ?1.1w次閱讀
    常見<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的問題之PCB設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因與Altium Designer中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>消除技術(shù)

    如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設(shè)計中的 EMI 控制” 系列的第六篇文章。本文將探討如何影響信號完整性和 EMI,并討論在設(shè)計中解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?9926次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>如何影響<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>和EMI

    和反射影響信號完整性

    定義:信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量。差的信號完整性
    的頭像 發(fā)表于 03-02 09:41 ?2444次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>和反射影響<b class='flag-5'>信號</b>的<b class='flag-5'>完整性</b>

    信號完整性仿真三個重點:信號質(zhì)量、和時序

    信號完整性仿真重點分析有關(guān)高速信號的3個主要問題:信號質(zhì)量、和時序。對于
    發(fā)表于 04-03 10:40 ?2624次閱讀

    信號完整性-的模型

    是四類信號完整性問題之一,指的是有害信號從一個線網(wǎng)傳遞到相鄰線網(wǎng)。任何一對線網(wǎng)之間都存在
    的頭像 發(fā)表于 09-25 11:29 ?3517次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 09-12 10:31

    PCB信號完整性

    確定該電路具有較好的信號完整性。反之,當(dāng)信號不能正常響應(yīng)時,就出現(xiàn)了信號完整性問題?! 「咚貾CB的信號
    發(fā)表于 11-27 15:22

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 10-06 11:10 ?0次下載

    信號完整性原理

    介紹信號完整性的四個方面,EMI,,反射,電源等。
    發(fā)表于 08-29 15:02 ?0次下載

    信號完整性系列之“

    本文主要介紹的概念,及其FEXT、NEXT等,以及的消除措施。
    的頭像 發(fā)表于 10-19 17:54 ?8500次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>系列之“<b class='flag-5'>串</b><b class='flag-5'>擾</b>”

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—
    發(fā)表于 02-10 17:23 ?0次下載

    信號完整性基礎(chǔ)-

    :即兩條信號線之間的耦合引起的線上噪聲干擾。
    的頭像 發(fā)表于 07-06 09:15 ?2833次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>基礎(chǔ)-<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    信號完整性分析科普

    小的成本,快的時間使產(chǎn)品達(dá)到波形完整性、時序完整性、電源完整性的要求;我們知道:電源不穩(wěn)定、電源的干擾、信號間的
    的頭像 發(fā)表于 08-17 09:29 ?9011次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析科普

    和反射影響信號完整性

    和反射影響信號完整性? 和反射是影響信號
    的頭像 發(fā)表于 11-30 15:21 ?1252次閱讀

    信號完整性與電源完整性-信號

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號.pdf》資料免費下載
    發(fā)表于 08-12 14:27 ?2次下載