一. 簡(jiǎn)介

今天給大家講解的是FOC流程中的Clark變換，在流程圖中的位置如下圖所示。

二. 變換需要

無刷電機(jī)在運(yùn)行的過程中，三相電流是一個(gè)幅值頻率相等、相位相差120°的正弦波，由于相位是固定的，那么可以輕松通過投影的手段，將三相電流變?yōu)閮上嚯娏?，α軸和β軸電流，也就是Clark變換，這樣在分析問題時(shí)，三個(gè)變量就簡(jiǎn)化成為了兩個(gè)變量。

變換公式推導(dǎo)出來，并且化簡(jiǎn)后，如下圖所示，這樣就只需要在FPGA中將其實(shí)現(xiàn)出來即可。

三. FPGA實(shí)現(xiàn)細(xì)節(jié)

FPGA內(nèi)部一般是不直接處理小數(shù)的，而且通過將小數(shù)擴(kuò)大相應(yīng)的倍數(shù)然后取整進(jìn)行計(jì)算。在公式中有兩個(gè)常數(shù)，將其擴(kuò)大2^16，然后取整的結(jié)果為18'd37937和18'd75674，這里要將常量指定為18bit位寬，因?yàn)樵?020中，DSP的計(jì)算乘法時(shí)的位寬為25bitx18bit。乘法的計(jì)算可以采用IP的方式，同樣也可以采用*直接運(yùn)算，為了便于移植，本設(shè)計(jì)直接采樣的*進(jìn)行運(yùn)算。

整個(gè)變換只涉及到兩個(gè)乘法和一次加法，還是比較容易實(shí)現(xiàn)的~，那我們就下期再見。

加減速模塊測(cè)試~~ 還需要進(jìn)一步優(yōu)化~~~

來源：本文轉(zhuǎn)載自FPGA之旅公眾號(hào)