chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

雷達(dá)系統(tǒng)中數(shù)字下變頻的實(shí)現(xiàn)

FPGA技術(shù)江湖 ? 來(lái)源:FPGA技術(shù)江湖 ? 2025-08-30 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

大俠好,今天由“82年的程序媛”本媛給大俠帶來(lái)產(chǎn)品研發(fā)經(jīng)驗(yàn)分享之雷達(dá)信號(hào)處理:數(shù)字下變頻,后續(xù)本媛還會(huì)繼續(xù)更新產(chǎn)品項(xiàng)目開(kāi)發(fā)心得,學(xué)習(xí)心得等,歡迎大家持續(xù)關(guān)注,話不多說(shuō),上貨。

一、 概述

數(shù)字上下變頻是雷達(dá)系統(tǒng)中兩個(gè)重要的模塊。在雷達(dá)發(fā)送端,由于天線的長(zhǎng)度有限會(huì)影響到電磁波的波長(zhǎng),而波長(zhǎng)與信號(hào)的頻率成反比,故在發(fā)送端需要使用數(shù)字上變頻提高信號(hào)的頻率;而在雷達(dá)的接收端若不進(jìn)行下變頻處理,根據(jù)奈奎斯特采樣定理,需要使用信號(hào)頻率2倍的采樣率才能準(zhǔn)確無(wú)誤的將信號(hào)還原出來(lái),對(duì)AD采樣速率以及后續(xù)FPGA處理信號(hào)的速率要求非常高,不利于系統(tǒng)設(shè)計(jì),故在接收機(jī)端先將射頻信號(hào)下變頻到中頻信號(hào),再將中頻信號(hào)下變頻到零中頻信號(hào),方便后續(xù)對(duì)信號(hào)的處理。

本次設(shè)計(jì)同樣是通過(guò)在simulink搭建模型并通過(guò)matlab仿真得到正確設(shè)計(jì)后生成IP核的形式來(lái)實(shí)現(xiàn)數(shù)字下變頻的功能。

二、 原理

數(shù)字下變頻的基本原理如下圖所示:

4ee522f8-848a-11f0-a18e-92fbcf53809c.png

數(shù)字下變頻主要包括下混頻和濾波抽取兩部分,下面分別介紹:

1、 下混頻:

現(xiàn)實(shí)中,信號(hào)是一個(gè)實(shí)的窄帶信號(hào),可表示為,如下表達(dá)式:

4ef30328-848a-11f0-a18e-92fbcf53809c.png

經(jīng)AD采樣后,變成數(shù)字信號(hào)

4eff12e4-848a-11f0-a18e-92fbcf53809c.png

通過(guò)混頻技術(shù),可得到信號(hào)的正交變量,數(shù)字信號(hào)正交混頻可表示為:

4f0be56e-848a-11f0-a18e-92fbcf53809c.png

頻率變換是一種常用的數(shù)字信號(hào)處理算法,對(duì)于1/4信號(hào)采樣率頻率變化,有一種簡(jiǎn)單的實(shí)現(xiàn)方法,下面結(jié)合實(shí)例進(jìn)行介紹:

首先,原始信號(hào)進(jìn)入FPGA后,得到4路數(shù)據(jù),分別用d0,d1,d2,d3表示,然后對(duì)信號(hào)進(jìn)行下變頻。

這里采樣率fs=1.2GHz,本振頻率fc=300M,滿(mǎn)足fc=fs/4的關(guān)系,可以采用下面高效方式進(jìn)行混頻的實(shí)現(xiàn):

4f14a01e-848a-11f0-a18e-92fbcf53809c.png

所以混頻可做如下簡(jiǎn)化處理:

4f21cadc-848a-11f0-a18e-92fbcf53809c.png

通過(guò)下混頻我們分別得到I路和Q路兩路實(shí)數(shù)據(jù),分別表示如下:

將I路和Q路分別用I0,I1,I2,I3,和Q0,Q1,Q2,Q3來(lái)表示,I路混頻后得到如下序列:

I0 = d0*(1);I1 = d1*(0);I2 = d2*(-1);I3 = d3*(0)

Q路混頻后得到如下序列:

Q0 = d0*(0);Q1 = d1*(-1);Q2 = d2*(0);Q3 = d3*(1)

最后我們得到了2路300M的復(fù)數(shù)據(jù)即

I0*(1),Q1*(-1),I2*(-1),Q3*(1)。

2、多相濾波

正交混頻后經(jīng)過(guò)低通濾波,濾除掉多余的頻率,避免抽取造成的頻譜混疊。這里將濾波和抽取同時(shí)進(jìn)行。對(duì)于因果的FIR系統(tǒng),其方程可簡(jiǎn)化為:

4f2fa080-848a-11f0-a18e-92fbcf53809c.png

其中M為濾波器系數(shù)的長(zhǎng)度。如果采用多路并行處理,設(shè)N為FIR濾波并行的路數(shù),則:

4f39d6cc-848a-11f0-a18e-92fbcf53809c.png

其中濾波采用并行濾波結(jié)構(gòu),單路實(shí)現(xiàn)采用多相結(jié)構(gòu),8路并行多相濾波結(jié)構(gòu)如下圖所示:

4f442384-848a-11f0-a18e-92fbcf53809c.png

三、 實(shí)現(xiàn)

結(jié)構(gòu)框圖如下圖所示:

4f52a81e-848a-11f0-a18e-92fbcf53809c.png

其中din為輸入的8路有效數(shù)據(jù),輸出為8路的dout。

模型搭建的框圖如下圖

4f5c83ca-848a-11f0-a18e-92fbcf53809c.png

然后對(duì)模型進(jìn)行仿真,我們?cè)趍atlab中生成一個(gè)中心頻率為500M,帶寬800M的chirp信號(hào)作為模型的輸入,輸入信號(hào)頻譜如下圖:

4f6bb4d0-848a-11f0-a18e-92fbcf53809c.png

然后對(duì)輸入信號(hào)進(jìn)行下變頻,其中采樣率為2G,輸入信號(hào)通過(guò)模型之后得到一個(gè)零中頻信號(hào),中心頻率為0M,帶寬為800M,信號(hào)頻譜如下圖:

4f765908-848a-11f0-a18e-92fbcf53809c.png

今天本媛就說(shuō)到這里,后續(xù)繼續(xù)和大俠一起分享,歡迎關(guān)注“82年的程序媛”本媛,江湖偌大,繼續(xù)闖蕩,加油!

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1654

    文章

    22272

    瀏覽量

    629857
  • 雷達(dá)
    +關(guān)注

    關(guān)注

    51

    文章

    3262

    瀏覽量

    122714
  • 數(shù)字下變頻
    +關(guān)注

    關(guān)注

    0

    文章

    10

    瀏覽量

    7509

原文標(biāo)題:精選:雷達(dá)信號(hào)處理 數(shù)字下變頻

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【設(shè)計(jì)進(jìn)展】數(shù)字下變頻模塊

    本帖最后由 eehome 于 2013-1-5 09:44 編輯 這是系統(tǒng)的一個(gè)模塊,實(shí)現(xiàn)數(shù)字下變頻功能。
    發(fā)表于 06-06 15:59

    基于fgpa的數(shù)字正交下變頻

    采用ADC(LTC2208)、FPGA和SDRAM(HY57V561620)設(shè)計(jì)高速的數(shù)據(jù)采集及正交下變頻系統(tǒng),其中數(shù)據(jù)采樣速率90MSPS;實(shí)現(xiàn)70M中頻的數(shù)字正交
    發(fā)表于 04-01 10:44

    基于FPGA的高速數(shù)字下變頻系統(tǒng)該怎么設(shè)計(jì)?

    基于FPGA設(shè)計(jì)了一高速數(shù)字下變頻系統(tǒng),在設(shè)計(jì)利用并行NCO和多相濾波相結(jié)合的方法有效的降低了數(shù)據(jù)的速率,以適合數(shù)字信號(hào)處理器件的工作頻率
    發(fā)表于 09-26 07:06

    數(shù)字下變頻的FPGA實(shí)現(xiàn)

    本文介紹了數(shù)字下變頻的組成結(jié)構(gòu),并通過(guò)一個(gè)具體的實(shí)例,給出了FPGA 實(shí)現(xiàn)的具體過(guò)程。
    發(fā)表于 11-30 14:11 ?34次下載

    微型SAR的數(shù)字下變頻設(shè)計(jì)

    在微型SAR 實(shí)時(shí)成像樣機(jī)的設(shè)計(jì),對(duì)雷達(dá)回波在中頻進(jìn)行采樣,然后采用數(shù)字下變頻技術(shù)實(shí)現(xiàn)正交解調(diào),可以減少
    發(fā)表于 02-09 11:59 ?17次下載

    基于新型FPGA實(shí)現(xiàn)高速數(shù)字下變頻

    介紹了一種基于新型FPGA的高速數(shù)字下變頻實(shí)現(xiàn)方法,它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù),去除由于數(shù)據(jù)速率過(guò)高而造成的各
    發(fā)表于 07-02 16:49 ?21次下載

    軟件無(wú)線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)

    數(shù)字下變頻是軟件無(wú)線電系統(tǒng)的重要組成部分,主要完成對(duì)信號(hào)的混頻、濾波、抽取和整形等工作,包括數(shù)字混頻模塊和抽取濾波模塊。在數(shù)字
    發(fā)表于 11-02 15:26 ?48次下載

    數(shù)字下變頻(DDC)坐標(biāo)變換模塊的ASIC實(shí)現(xiàn)

    數(shù)字下變頻坐標(biāo)變換模塊的ASIC實(shí)現(xiàn) 1.引言 數(shù)字下變頻(DDC)技術(shù)是軟件無(wú)線電接
    發(fā)表于 08-15 16:32 ?1535次閱讀

    基于FPGA的軟件無(wú)線電數(shù)字下變頻系統(tǒng)研究

    數(shù)字下變頻是軟件無(wú)線電系統(tǒng)的重要組成部分,主要完成對(duì)信號(hào)的混頻、 濾波、抽取和整形等工作,包括數(shù)字混頻模塊和抽取濾波模塊。在數(shù)字
    發(fā)表于 03-29 10:02 ?96次下載
    基于FPGA的軟件無(wú)線電<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b><b class='flag-5'>系統(tǒng)</b>研究

    基于FPGA的數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)

    設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC),用于寬帶數(shù)字中頻軟件無(wú)線電接收機(jī),主要完成了數(shù)
    發(fā)表于 11-22 09:09 ?6946次閱讀
    基于FPGA的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器的設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    基于專(zhuān)用數(shù)字下變頻芯片GC5016的寬/窄帶數(shù)據(jù)下變頻系統(tǒng)設(shè)計(jì)及數(shù)據(jù)分析與解調(diào)

    數(shù)字下變頻是 無(wú)線通信 鏈路層的重要組成部分, 寬帶 信號(hào)和窄帶信號(hào)的下變頻由于信號(hào)帶寬不同而抽取因子不同,使得同時(shí)具有寬帶和窄帶信號(hào)的系統(tǒng)采用基于 FPGA 的
    發(fā)表于 12-05 09:49 ?3926次閱讀
    基于專(zhuān)用<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>芯片GC5016的寬/窄帶數(shù)據(jù)<b class='flag-5'>下變頻</b><b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)及數(shù)據(jù)分析與解調(diào)

    重新思考快速寬頻ADC數(shù)字下變頻.pdf

    重新思考快速寬頻ADC數(shù)字下變頻
    發(fā)表于 04-23 10:41 ?1次下載
    重新思考快速寬頻ADC<b class='flag-5'>中</b>的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>.pdf

    如何在數(shù)字下變頻實(shí)現(xiàn)FPGA

    研究了高倍抽取的數(shù)字下變頻設(shè)計(jì),重點(diǎn)分析了基于級(jí)聯(lián)積分梳狀濾波器和級(jí)聯(lián)半帶濾波器的多級(jí)抽樣頻率算法。并提出了用最新的Systemgenerator軟件實(shí)現(xiàn)FPGA 的設(shè)計(jì)、仿真方案,縮短了開(kāi)發(fā)周期
    發(fā)表于 11-05 17:04 ?14次下載
    如何在<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b><b class='flag-5'>實(shí)現(xiàn)</b>FPGA

    基于FPGA的DDC(數(shù)字下變頻)設(shè)計(jì)與實(shí)現(xiàn)

    基于FPGA的DDC(數(shù)字下變頻)設(shè)計(jì)與實(shí)現(xiàn)(電源技術(shù)審稿費(fèi)多少)-該文檔為基于FPGA的DDC(數(shù)字下變頻)設(shè)計(jì)與
    發(fā)表于 09-15 12:04 ?28次下載
    基于FPGA的DDC(<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>)設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    數(shù)字下變頻器是怎么回事

    在本文的第一部分“數(shù)字下變頻器——第1部分”,我們探討了行業(yè)對(duì)更高頻率RF頻段采樣的推動(dòng),以及數(shù)字下變頻器(DDC)如何
    的頭像 發(fā)表于 01-05 14:28 ?4522次閱讀
    <b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器是怎么回事