?第一章：產(chǎn)品概述

[]()1.1產(chǎn)品概述

璞致軟件無(wú)線電 PZSDR 系列包括了眾多產(chǎn)品類(lèi)別，本文介紹的是璞致公 司設(shè)計(jì)的 P159 產(chǎn)品，本產(chǎn)品使用了 XILINX 公司的 XCZU15EG-2FFVB1156I 作 為主控制器，搭載 ADI 公司的 ADRV9009BBCZ 射頻芯片構(gòu)成了產(chǎn)品的主體架 構(gòu)。P159 集成了多路射頻和其他硬件接口，資源豐富、方便易用，如下圖可 以概覽產(chǎn)品內(nèi)部資源結(jié)構(gòu)。

P159 的 PCB 尺寸是長(zhǎng)寬=160100mm，PCB 上預(yù)留了多個(gè)固定孔，方便 用戶直接集成到設(shè)備中。此外我們?yōu)楫a(chǎn)品配備了精美外殼，整個(gè)外殼起到 了散熱的作用，確保了產(chǎn)品穩(wěn)定運(yùn)行。

產(chǎn)品按照工業(yè)級(jí)標(biāo)準(zhǔn)設(shè)計(jì)，工作溫度-40—85℃,采用了高精度時(shí)鐘， 所有接口都做了靜電防護(hù)。

?編輯

[]()1.2********產(chǎn)品資源與框圖

如下框圖已列出產(chǎn)品板載資源，通過(guò)下表可以看到開(kāi)發(fā)板所包含的所 有功能。

?編輯

[]()1.3********產(chǎn)品尺寸與外殼

如下圖分別展示了產(chǎn)品單板尺寸和外殼尺寸，需要注意的是：對(duì)于外殼 logo，可 以為用戶提供定制方案，用戶提供 logo 文件即可定制成自己的專(zhuān)屬 logo。

?編輯

[]()[]()第二章：硬件使用說(shuō)明

本章節(jié)開(kāi)始我們將系統(tǒng)介紹 P159 的各個(gè)硬件功能，以便用戶快速上手使用。

[]()2.1P159框架概覽

如下表列出了 P159 的參數(shù)指標(biāo)以及板卡設(shè)計(jì)的外部資源。板卡采用單片 ADRV9009BBCZ 設(shè)計(jì) 2T2R 射頻通道以及多個(gè)高速數(shù)據(jù)傳輸接口，完成了整個(gè)射頻 鏈路的收發(fā)功能。其他更詳細(xì)信息可以參照我司提供的圖紙。

?編輯

[]()2.2********關(guān)于供電

產(chǎn)品提供了兩種供電方式:XH2.54 接口、DC-007B 接口，兩種供電方式為客 戶在不同使用模式下供電。

XH2.54: 如果集成單板到自己的設(shè)備中，就可以通過(guò) XH2.54 接口供電，供 電電壓電流需求是 12V/3A。

DC-007B：此接口可以外接璞致提供的 12V/3A 電源適配器為設(shè)備供電，即插 即用。DC-007B 與 XH2.54 是連通的，兩者只可接一個(gè)，防止兩個(gè)電源互相影響。

?編輯

[]()2.3********時(shí)鐘部分

P159 板卡上設(shè)計(jì)了多路時(shí)鐘，分別滿足不同功能，更詳細(xì)信息可以參考我 司提供的圖紙。

1）為 PS 側(cè)設(shè)計(jì)了 33.33Mhz 的時(shí)鐘輸入，輸入的管腳位置為 PS_REF_CLK, 此時(shí)鐘為 ARM 側(cè)提供時(shí)鐘來(lái)源，管腳位置為 U24。

2）為 PL 端提供 200M 時(shí)鐘，輸入管腳位置為 IO_L13P_GC_66/IO_L13N_GC_66, 此時(shí)鐘為 PL 側(cè)提供時(shí)鐘來(lái)源，管腳位置為Y4/Y3。

3）為 MGT 提供了兩路時(shí)鐘，分別為 125Mhz 和 156.25Mhz，時(shí)鐘輸入管腳對(duì)應(yīng) 關(guān)系是 125Mhz 連接 MGT_REF_CLK_P0_230/ MGT_REF_CLK_N0_230，管腳位置 為 C8/C7；156.25Mhz 連接 MGT_REF_CLK_P1_230/ MGT_REF_CLK_N1_230，管 腳位置為 B10/B9；

4）為 GTR 部分提供了 26Mhz/27Mhz/100hz，分別給 USB3.0/MiniDP/SSD 三個(gè)外 設(shè)接口使用。

5）為射頻電路提供了專(zhuān)用的時(shí)鐘芯片 HMC7044LP10BE，輸出多路時(shí)鐘，提供 給 JESD204B 接口使用。時(shí)鐘對(duì)應(yīng)接口可以參考我司圖紙。

[]()2.4********復(fù)位按鍵

P159 板卡在靠近板邊位置提供了nGST 復(fù)位按鍵，為系統(tǒng)復(fù)位按鍵，低電平 有效。此引腳分別連接到 PS 側(cè)的 PS_POR_B(V23)和 PL 側(cè)的 IO_12P_44（AE15） 管腳上。

?編輯

[]()2.5********主控啟動(dòng)模式

P159 支持四種啟動(dòng)模式，分別是 JTAG、QSPI Flash、EMMC、SD 卡。啟動(dòng)模 式的切換可以通過(guò)板邊的撥動(dòng)開(kāi)關(guān)選擇，如下圖為 M2/M1/M0 三個(gè)撥碼選擇開(kāi)關(guān)， 可以根據(jù)啟動(dòng)真值表來(lái)選擇對(duì)應(yīng)啟動(dòng)模式。

?編輯

[]()2.6DDR4介紹

PS 側(cè)設(shè)計(jì)了四顆工業(yè)級(jí)DDR4 芯片，單顆容量 1GB，四顆共計(jì)容量為 4GB,PL 側(cè)也設(shè)計(jì)了四顆工業(yè)級(jí) DDR4 芯片，單顆容量 1GB，四顆共計(jì)容量為4GB。型號(hào)為 MT40A512M16LY-062E IT:E。PS 側(cè) DDR4 管腳分配直接調(diào)用系統(tǒng)分配即可，PL 側(cè) DDR4 管腳分配可以參考下表，也可以參考我司提供的例程。

[]()2.7EMMC介紹

P159 設(shè)計(jì)了 32GB 的 EMMC，用戶可用于存儲(chǔ)啟動(dòng)文件和用戶文件。 管腳定義如下表。

?編輯

[]()2.8QSPIFLASH********介紹

P159 設(shè)計(jì)了兩路 256Mb 的 QSPI FLASH，合計(jì) 512Mb，組成 x8 模式。可用于 存儲(chǔ)啟動(dòng)文件和用戶文件。管腳定義如下表。

?編輯?編輯

[]()2.9E2PROM介紹

單板上預(yù)留了一顆 E2PROM，容量為 256Kb，管腳定義如下表。

?編輯

[]()2.10********千兆以太網(wǎng)

單板 PS 側(cè)設(shè)計(jì)了一顆千兆以太網(wǎng)芯片,以太網(wǎng)芯片與 ZYNQ 芯片之間通過(guò) RGMII 接口互聯(lián)，連接對(duì)應(yīng)管腳見(jiàn)下表芯片地址 PHY_AD[2:0]=001。

?編輯

[]()2.11SD卡

單板上設(shè)計(jì)了 SD 卡座，與PS 側(cè) BANK501 相連，因?yàn)?BANK501 的電平為 1.8V，但 SD 的數(shù)據(jù)電平為 3.3V,所以使用 TXS02612RTWR 進(jìn)行電平轉(zhuǎn)換。

如下是 SD 卡的管腳分配，更詳細(xì)電路可參考原理圖。

?編輯

[]()2.12USB轉(zhuǎn)JTAG和********UART

P159 上設(shè)計(jì)了一路 USB 轉(zhuǎn) JTAG/UART 接口，JTAG 連接到主控芯片的 JTAG 接口上， UART 連接到主控的 UART0 管腳上。

如下是 UART0 管腳分配，更詳細(xì)電路可參考原理圖。

?編輯

[]()2.13USB3.0接口

P159 上設(shè)計(jì)了一路 USB3.0 接口，接口類(lèi)型為 Type-A,可以靈活的定義成 Host 模式或者 Device 模式，如下表列出了 USB PHY 與主芯片的對(duì)應(yīng)關(guān)系。詳細(xì) 信息參見(jiàn)底板原理圖。

?編輯

[]()2.14MiniDP********接口

P159 上設(shè)計(jì)了一個(gè)Mini DP 輸出接口，接口信號(hào)與 FPGA 的 BANK50/BANK505 相連，詳細(xì)可參考原理圖。

如下是 Mini DP 的引腳分配, 詳細(xì)電路可以參考開(kāi)發(fā)板原理圖。

?編輯

[]()2.15SSD接口

P159 的 PS 側(cè)設(shè)計(jì)了一路 SSD（x2 模式），接口類(lèi)型為 M.2，走 NVME 協(xié)議。 SSD 接口的管腳位置如下表，詳細(xì)電路可以參考開(kāi)發(fā)板原理圖。

16 / 22

?編輯

[]()2.16SFP接口

P159 上設(shè)計(jì)了一路 10G SFP 接口，接口信號(hào)與 MPSOC 的 BANK230 相連，詳 細(xì)可參考原理圖。

如下是 SFP 的引腳分配, 詳細(xì)電路可以參考開(kāi)發(fā)板原理圖。

?編輯

[]()2.1740P擴(kuò)展接口

P159 預(yù)留了一個(gè)40P 2.54mm 間距的連接器，用于擴(kuò)展信號(hào)的連接，

信號(hào)與 FPGA 的 BANK49/50 連接，電平為 3.3V。如下表標(biāo)出了信號(hào)所在的芯 片位置，詳細(xì)連接關(guān)系參考原理圖部分。

?編輯

[]()2.18LED指示燈

P159 上設(shè)計(jì)了兩路 LED，高電平亮，低電平滅。詳細(xì)電路可參考開(kāi)發(fā)板原理 圖。

?編輯

[]()

2.19ADRV9009介紹

P159 射頻部分使用了 ADI 公司的 ADRV9009，本小節(jié)我們將從射頻鏈路、數(shù) 據(jù)通道、時(shí)鐘部分詳細(xì)介紹。

?編輯

[]()2.19.1********射頻前端電路

射頻前端電路涉及到巴倫、功放、以及射頻開(kāi)關(guān)三部分。巴倫的帶寬為 10M- 8Ghz，覆蓋了 ADRV9009 的通信帶寬。

功放帶寬是 10M-10Ghz，也是覆蓋了 ADRV9009 的通信帶寬，整個(gè)通信帶寬 內(nèi)功放的增益線性非常好，如下表可以詳細(xì)看到功放在各頻點(diǎn)指標(biāo)。

?編輯

射頻開(kāi)關(guān)采用的是 SPDT 一進(jìn)兩出，帶寬為 9K-8G，并且射頻開(kāi)關(guān)內(nèi)部集成 了靜電防護(hù)電路，有效防護(hù)了射頻端口。對(duì)應(yīng)射頻開(kāi)關(guān)的切換邏輯可以參考下表， 對(duì)于 ADRV9009 的 TX/RX 切換，可以參考原理圖實(shí)際連接關(guān)系來(lái)對(duì)應(yīng)調(diào)整。

?編輯

[]()2.19.2ADRV9009通信端口

ADRV9009 數(shù)字端口分為數(shù)據(jù)端口和控制端口兩部分，數(shù)據(jù)端口如下表列出 了管腳對(duì)應(yīng)關(guān)系，也可以參考 P159 原理圖和對(duì)應(yīng)的工程代碼。

[]()2.19.3ADRV9009時(shí)鐘電路

ADRV9009 的輸入時(shí)鐘采用了高精度 VCXO 時(shí)鐘，頻率在 122.88Mhz，通過(guò)專(zhuān) 用的時(shí)鐘芯片產(chǎn)生所需的多路時(shí)鐘，同時(shí) P159 預(yù)留了時(shí)鐘輸入輸出接口，如用 戶需要更高精度時(shí)鐘，可以從外部灌入時(shí)鐘，可以輸出所需時(shí)鐘。對(duì)于時(shí)鐘的詳 細(xì)使用可以參考璞致提供的原理圖以及提供的代碼工程來(lái)編程。

?編輯

[]()2.19.4ADRV9009外本振輸入

P159 上預(yù)留了外本振輸入，接口類(lèi)型為一代 IPEX 接口，如下圖參考，也可 以參考璞致提供的原理圖

?編輯

[]()2.19.5ADRV9009ORX1********輸入

P159 上預(yù)留了ORX1 輸入，接口類(lèi)型為一代 IPEX 接口，默認(rèn)情況下輸出 BALUN 沒(méi)有焊接，如用戶需要使用此電路，需要提前告知。如下圖參考，也可以參考璞 致提供的原理圖

?編輯

[]()PPS********接口

P159 上設(shè)計(jì)了一路 PPS，PPS 信號(hào)可以通過(guò)方向腳配置成 PPS 輸入，也可 以通過(guò)方向腳配置成 PPS 輸出，默認(rèn)為 PPS 輸入，用戶可以根據(jù)實(shí)際需要來(lái)選 擇。PPS 和方向腳分別連到 FPGA 的如下管腳：

?編輯

[]()2.21GPS模塊

底板上集成一顆 GPS 模塊，可以實(shí)現(xiàn) GPS 和北斗定位功能。我們可以通過(guò) UART 來(lái)配置和讀取 GPS 模塊數(shù)據(jù)，另外模塊提供了PPS 信號(hào)。如下表列出了 GPS 模塊的管腳對(duì)應(yīng)關(guān)系，更詳細(xì)說(shuō)明可以參考提供的原理圖。

?編輯

?審核編輯 黃宇