?

璞致 PZSDR 系列板卡之P201Pro P203Pro 硬件說(shuō)明

第一章：產(chǎn)品概述

[]()1.1產(chǎn)品概述

璞致軟件無(wú)線電 PZSDR 系列包括了眾多產(chǎn)品類(lèi)別，本文介紹的是

P201Pro/P203Pro 兩款，兩款硬件完全兼容，軟件完全兼容，分別使用了 XILINX 公司的 XC7Z020-2CLG400I 作為主控制器，搭載 ADI 公司的

AD9361/AD9363 射頻芯片構(gòu)成了產(chǎn)品的主體架構(gòu)。P201Pro 為 ZYNQ7020 搭 配 AD9361, P203Pro 為 ZYNQ7020 搭配 AD9363,兩款的主要差別在于射頻芯 片的帶寬不同，用戶可以根據(jù)實(shí)際需求來(lái)選擇對(duì)應(yīng)產(chǎn)品。

P201Pro/P203Pro 兩款集成了多種射頻和其他硬件接口，資源豐富、 方便易用，如下圖可以概覽產(chǎn)品內(nèi)部資源結(jié)構(gòu)。

P201Pro/P203Pro 的 PCB 尺寸是長(zhǎng)寬=11570mm，PCB 厚度為 2.2mm， 此外我們?yōu)楫a(chǎn)品配備了精美外殼，外殼尺寸為長(zhǎng)寬高=1257523mm，整 個(gè)外殼也起到了散熱的作用，確保了產(chǎn)品穩(wěn)定運(yùn)行。

產(chǎn)品按照工業(yè)級(jí)標(biāo)準(zhǔn)設(shè)計(jì)，工作溫度-40—85℃,采用了0.5ppm 高精 度時(shí)鐘，所有接口都做了靜電防護(hù)。

?編輯

[]()1.2********產(chǎn)品資源與框圖

如下框圖已列出產(chǎn)品板載資源，通過(guò)下表可以看到開(kāi)發(fā)板所包含的所 有功能。

?編輯

[]()1.3********產(chǎn)品尺寸與外殼

如下圖分別展示了產(chǎn)品 PCBA 尺寸與外殼尺寸。

?編輯?編輯

[]()[]()第二章：硬件使用說(shuō)明

本章節(jié)開(kāi)始我們將系統(tǒng)介紹產(chǎn)品的硬件，以便用戶快速上手使用。

[]()2.1P201Pro與P203Pro對(duì)比

如下表列出了 P201Pro 和 P203Pro 的參數(shù)指標(biāo)，兩款產(chǎn)品的差異點(diǎn)在于射頻 芯片的選用不同，所以 P201Pro 和 P203Pro 的差異表現(xiàn)在射頻端口的頻率范圍不 同、信號(hào)帶寬不同。用戶可以對(duì)比下表選擇對(duì)應(yīng)產(chǎn)品使用。

?編輯

[]()2.2********關(guān)于供電

產(chǎn)品提供了三種供電方式:XH2.54 接口、TypeC 接口、DC-007B 接口，三種供 電方式為客戶在不同使用模式下供電。

XH2.54: 如果集成單板到自己的設(shè)備中，就可以通過(guò) XH2.54 接口供電，供 電電壓范圍是 8-36V/1A。

TypeC：這里的 TypeC 接口提供了多重功能，既可以對(duì)板卡供電，直接接到 電腦 USB 接口上，即可為板卡提供 5V 電源。同時(shí)也是通信接口，提供了 JTAG、 UART 的通信功能，方便用戶下載和調(diào)試板卡。

DC-007B：此接口可以外接璞致提供的 12V/1A 電源適配器為設(shè)備供電。DC- 007B 與 XH2.54 是連通的，兩者只可接一個(gè)，但與 TypeC 是做了電源兼容設(shè)計(jì)， 可以兩個(gè)電源同時(shí)接上，并不沖突。

?編輯

[]()2.3********主控時(shí)鐘

單板為 PS 側(cè)提供了33.33Mhz 的時(shí)鐘輸入，輸入的管腳位置為 PS_CLK_500； 為 PL 端提供 40M 時(shí)鐘，輸入管腳位置為 IO_L11P_SRCC_35,管腳號(hào)為 L16。

[]()2.4********主控復(fù)位

單板在靠近板邊位置提供了nGST 復(fù)位按鍵，為系統(tǒng)復(fù)位按鍵，低電平有效。 此引腳分別連接到 PS 側(cè)的 PS_POR_500 和 PL 側(cè)的 IO_12N_MRCC_34（管腳位置 U19）引腳上。

[]()2.5********主控啟動(dòng)模式

單板板支持三種啟動(dòng)模式，分別是 JTAG、QSPI Flash、SD 卡。啟動(dòng)模式的 切換可以提供板邊的撥動(dòng)開(kāi)關(guān)選擇，當(dāng)開(kāi)關(guān)撥動(dòng)到 JTAG 側(cè)，即為 JTAG 啟動(dòng)模 式，可以通過(guò) JTAG 接口下載調(diào)試單板；當(dāng)開(kāi)關(guān)撥動(dòng)到 QSPI/SD 側(cè)，啟動(dòng)模式切 換為 QSPI Flash 和 SD 卡模式，在此模式下，我們做了特別的設(shè)計(jì)，當(dāng)不接 SD 卡時(shí)，默認(rèn)為 QSPI FLASH 啟動(dòng)，當(dāng)接了SD 卡時(shí)，啟動(dòng)模式自動(dòng)切換到SD 模式。

[]()2.6DDR3介紹

PS 側(cè)設(shè)計(jì)了兩顆工業(yè)級(jí) DDR3L 芯片，單顆容量 512MB，兩顆共計(jì)容量為 1GB, 型號(hào)為 MT41K256M16TW-107IT:P，DDR3L 管腳分配直接調(diào)用系統(tǒng)分配即可。也可 以參考我司提供的例程。

[]()2.7QSPIFLASH********介紹

板載 256Mb 的 QSPI FLASH，可用于存儲(chǔ)啟動(dòng)文件和用戶文件。 管腳定義如下表。

[]()2.8E2PROM介紹

單板上預(yù)留了一顆 E2PROM，容量為 256Kb，管腳定義如下表。

[]()2.9PL側(cè)千兆以太網(wǎng)

單板 PL 側(cè)設(shè)計(jì)了一顆千兆以太網(wǎng)芯片,以太網(wǎng)芯片與 ZYNQ 芯片之間通過(guò) RGMII 接口互聯(lián)，連接對(duì)應(yīng)管腳見(jiàn)下表芯片地址 PHY_AD[2:0]=001。

[]()2.10SD卡

單板上設(shè)計(jì)了 SD 卡座，與PS 側(cè) BANK501 相連，因?yàn)?BANK501 的電平為 1.8V，但 SD 的數(shù)據(jù)電平為 3.3V,所以使用 TXS02612RTWR 進(jìn)行電平轉(zhuǎn)換。

如下是 SD 卡的管腳分配，更詳細(xì)電路可參考原理圖。

[]()2.11USB轉(zhuǎn)JTAG和********UART

單板上設(shè)計(jì)了一路 USB 轉(zhuǎn) JTAG/UART 接口，JTAG 連接到主控芯片的 JTAG 接口上， UART 連接到主控的 UART1 管腳上。

如下是 UART 管腳分配，更詳細(xì)電路可參考原理圖。

[]()2.12USB2.0接口

單板上集成了一顆 USB2.0 芯片，如下表列出了 USB PHY 與主芯片的對(duì)應(yīng) 關(guān)系。詳細(xì)信息參見(jiàn)底板原理圖。

[]()[]()2.13AD9361介紹

產(chǎn)品射頻部分使用了 ADI 公司的 AD9361，本小節(jié)我們將從射頻鏈路、數(shù)據(jù) 通道、時(shí)鐘部分詳細(xì)介紹。

[]()2.13.1********射頻前端電路

射頻前端電路涉及到巴倫、功放、以及射頻開(kāi)關(guān)三部分。巴倫的帶寬為 10M- 6Ghz，覆蓋了 AD9361 的通信帶寬。

功放的帶寬是 50M-6Ghz，也是覆蓋了 AD9361 的通信帶寬，但功放在整個(gè)通 信帶寬的增益平坦度略有差異，如下表可以詳細(xì)看到功放在各頻點(diǎn)指標(biāo)。

?編輯

射頻開(kāi)關(guān)采用的是 SPDT 一進(jìn)兩出，帶寬為 9K-8G，并且射頻開(kāi)關(guān)內(nèi)部集成 了靜電防護(hù)電路，有效防護(hù)了射頻端口。對(duì)應(yīng)射頻開(kāi)關(guān)的切換邏輯可以參考下表， 對(duì)于 AD9361 的 TX/RX 切換，可以參考原理圖實(shí)際連接關(guān)系來(lái)對(duì)應(yīng)調(diào)整。

?編輯

此外，射頻前端我們還涉及了 4 路 LED 指示，端口設(shè)置 1 對(duì)應(yīng) LED 亮，端 口設(shè)置 0 對(duì)應(yīng) LED 滅。如下表列出了LED 管腳對(duì)應(yīng)關(guān)系。

[]()2.13.2AD9361控制和數(shù)據(jù)端口

AD9361 數(shù)字端口分為數(shù)據(jù)端口和控制端口兩部分，數(shù)據(jù)端口可以定義為 LVCMOS 也可以定義成 LVDS，LVCMOS 的通信速率不高，所以璞致提供的項(xiàng)目工程 里默認(rèn)用 LVDS 接口來(lái)定義數(shù)據(jù)端口,如下表列出了管腳對(duì)應(yīng)關(guān)系，也可以參考原 理圖。

?

編輯

[]()2.13.3AD9361時(shí)鐘電路

AD9361 的輸入時(shí)鐘采用的了 40M VCTCXO，精度高達(dá) 0.5ppm。此外板卡上預(yù) 留了 ADF4002BRUZ 芯片，如果對(duì)時(shí)鐘精度有更高要求，可以通過(guò)射頻頭輸入到 ADF4002BRUZ 來(lái)調(diào)整。對(duì)于時(shí)鐘的詳細(xì)使用可以參考璞致提供的原理圖來(lái)編程。

[]()2.14PPS和時(shí)鐘輸入

板卡上設(shè)計(jì)了一路 PPS 輸入和 10M 時(shí)鐘輸入電路，此電路從同一個(gè) mmcx 接口輸入， RC 電路配合 FPGA 的 IO 控制來(lái)選擇 PPS 和時(shí)鐘電路的通斷，此外 10M 時(shí)鐘信號(hào)還連接到 了 ADF4002 上，做時(shí)鐘校正。PPS 和時(shí)鐘分別連到 FPGA 的如下管腳：

[]()2.15GPS模塊

底板上集成一顆 GPS 模塊，可以實(shí)現(xiàn) GPS 和北斗定位功能。我們可以通過(guò) UART 來(lái)配置和讀取 GPS 模塊數(shù)據(jù)，另外模塊提供了PPS 信號(hào)。如下表列出了 GPS 模塊的管腳對(duì)應(yīng)關(guān)系，更詳細(xì)說(shuō)明可以參考提供的原理圖。

[]()2.16IO擴(kuò)展口

底板上設(shè)計(jì)了一個(gè) 40P 2.54mm 間距的簡(jiǎn)易牛角座，用于擴(kuò)展信號(hào)的連 接，如下表標(biāo)出了信號(hào)所在的芯片位置，詳細(xì)連接關(guān)系參考原理圖部分。

[]()2.17用戶LED

板卡上預(yù)留了兩路 LED 做用戶自定義使用，LED 高電平亮，LED 低電平滅。 如下表列出了 LED 的管腳對(duì)應(yīng)關(guān)系，更詳細(xì)說(shuō)明可以參考提供的原理圖。

?
審核編輯 黃宇