ChipScope 功能與特性

許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程，可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力，助力設(shè)計調(diào)試。

設(shè)計觀測

可觀測的內(nèi)部節(jié)點數(shù)量增至數(shù)百個，設(shè)計的內(nèi)部工作情況一目了然。

深入分析

實施復(fù)雜的觸發(fā)條件并對設(shè)計進行多角度的深入分析。

快速調(diào)試迭代

利用增量編譯流程加快迭代，并使用 Python 實現(xiàn)任務(wù)自動化。

AMD Vivado ChipScope Analyzer

本視頻將為您提供關(guān)于如何實施和使用 ChipScope 進行硬件調(diào)試的實用概覽。視頻包含如下內(nèi)容：將內(nèi)部邏輯分析器和調(diào)試核集成到可編程邏輯、設(shè)置觸發(fā)器，以及分析捕獲的數(shù)據(jù)以快速識別和解決問題。

硬件調(diào)試分步操作教程

開發(fā)者技術(shù)分享：Adam Taylor 是嵌入式系統(tǒng)和 FPGA 的設(shè)計和開發(fā)專家，他針對 AMD Versal 和 UltraScale+ 器件各編制了一套教程，通過這兩套教程，可了解如何使用 Vivado ChipScope 在真實的系統(tǒng)中進行硬件調(diào)試。每套演示教程都著重介紹了調(diào)試方法，并展示了如何有效地檢測設(shè)計，還包括多項可運行和探索的項目。

全面的調(diào)試流程

采用靈活的方法進行調(diào)試 IP 檢測、設(shè)計分析和運行時配置，并通過增量編譯加快調(diào)試迭代。

IP Integrator

IP 即插即用：從 IP 目錄中選擇 ILA，并通過用戶界面配置信號探測器和數(shù)據(jù)捕獲深度。

RTL

RTL 插入：自定義 ILA 模塊的 HDL 源文件，已實現(xiàn)精準(zhǔn)的信號探測。通過 IP Integrator 集成到頂層 RTL。

Synthesis

增量編譯：綜合后插入；在完成綜合后標(biāo)記要探測的信號，避免修改 HDL 設(shè)計和快速重新分配探測器。

Place and Route

ECO 流程：ECO 增量編譯流程，在完成布局布線后重新分配信號探測器，充分保留以前的實現(xiàn)結(jié)果。

Programming

PDI 調(diào)試：用于識別和分析啟動配置錯誤并提出修復(fù)建議的實用程序。

Debug Runtime

實時調(diào)試：監(jiān)控信號、觸發(fā)硬件事件，并以系統(tǒng)速度捕獲時序精準(zhǔn)的設(shè)計的相關(guān)數(shù)據(jù)。