該LMK5C22212AS1是一款高性能網(wǎng)絡(luò)同步器和抖動(dòng)清除器，旨在滿足無(wú)線通信和基礎(chǔ)設(shè)施應(yīng)用的嚴(yán)格要求。

該器件捆綁了 IEEE-1588 PTP 同步到主參考時(shí)鐘源的軟件支持。有關(guān)更多信息，請(qǐng)聯(lián)系 TI。

網(wǎng)絡(luò)同步器集成了 2 個(gè) DPLL，可提供無(wú)中斷開關(guān)和抖動(dòng)衰減，具有可編程環(huán)路帶寬，無(wú)需外部環(huán)路濾波器，從而最大限度地提高靈活性和易用性。每個(gè) DPLL 相位將成對(duì)的 APLL 鎖定到基準(zhǔn)輸入。
*附件：lmk5c22212as1.pdf

APLL1 采用 TI 專有的體聲波 （BAW） 技術(shù)（稱為 BAW APLL）的超高性能 PLL，可在 491.52MHz 時(shí)生成典型值為 40fs/最大 12kHz 至 20MHz RMS 抖動(dòng)為 60fs 的輸出時(shí)鐘，與 XO 和 DPLL 基準(zhǔn)輸入的抖動(dòng)和頻率無(wú)關(guān)。APLL2/DPLL2 提供了第二頻率和/或同步域的選項(xiàng)。

基準(zhǔn)驗(yàn)證電路監(jiān)控 DPLL 基準(zhǔn)時(shí)鐘，并在檢測(cè)到切換事件時(shí)在輸入之間執(zhí)行無(wú)中斷切換。可以啟用零延遲模式 （ZDM） 和相位消除，以控制從輸入到輸出的相位關(guān)系。

該器件可通過(guò)I2C或SPI進(jìn)行完全編程。集成的EEPROM可用于自定義系統(tǒng)啟動(dòng)時(shí)鐘。該器件還具有出廠默認(rèn)ROM配置文件作為回退選項(xiàng)。

特性

• 基于超低抖動(dòng) BAW VCO 的無(wú)線基礎(chǔ)設(shè)施和以太網(wǎng)時(shí)鐘
  • 40MHz時(shí)典型值為40fs/最大RMS抖動(dòng)為57fs（491.52MHz時(shí)）
  • 245.76MHz時(shí)50fs（典型值）/62fs（最大RMS抖動(dòng)）
• 2 個(gè)高性能數(shù)字鎖相環(huán) （DPLL），帶 2 個(gè)模擬鎖相環(huán) （APLL）
  • 可編程 DPLL 環(huán)路濾波器帶寬范圍為 1mHz 至 4kHz
  • < 1ppt DCO調(diào)頻步長(zhǎng)
• 2 個(gè)差分或單端 DPLL 輸入
  • 1Hz （1PPS） 至 800MHz 輸入頻率
  • 數(shù)字保持和無(wú)中斷開關(guān)
• 12 個(gè)差分輸出，具有可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 當(dāng)配置在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個(gè) LVCMOS 頻率輸出時(shí)，總頻率輸出高達(dá) 16 個(gè)，在 OUT2_P/N 至 OUT11_P/N 上配置 10 個(gè)差分輸出
  • 1Hz （1PPS） 至 1250MHz 輸出頻率，具有可編程擺幅和共模
  • 符合 PCIe Gen 1 至 6 標(biāo)準(zhǔn)
• I2C 或 3 線/4 線 SPI

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK5C22212AS1是德州儀器（TI）推出的高性能網(wǎng)絡(luò)同步器和抖動(dòng)消除器，專為無(wú)線通信和基礎(chǔ)設(shè)施應(yīng)用設(shè)計(jì)，支持JESD204B/C、IEEE-1588 PTP協(xié)議及多種時(shí)鐘標(biāo)準(zhǔn)（如SyncE、SONET/SDH）。其核心特性包括：

• ?超低抖動(dòng)BAW VCO?：典型RMS抖動(dòng)40fs@491.52MHz，支持無(wú)線和以太網(wǎng)時(shí)鐘。
• ?雙DPLL+雙APLL架構(gòu)?：2個(gè)數(shù)字鎖相環(huán)（DPLL）和2個(gè)模擬鎖相環(huán)（APLL），支持無(wú)中斷切換和可編程帶寬（1mHz至4kHz）。
• ?多輸入輸出接口?：2路差分/單端輸入（1Hz至800MHz），12路差分輸出（1Hz至1250MHz），支持HSDS、LVDS、HCSL、LVCMOS格式。
• ?應(yīng)用場(chǎng)景?：5G無(wú)線網(wǎng)絡(luò)（RRU、DU/CU）、光傳輸網(wǎng)絡(luò)（OTN）、工業(yè)測(cè)試測(cè)量等。

?2. 關(guān)鍵特性?

• ?時(shí)鐘性能?：
  • BAW VCO提供40fs典型抖動(dòng)（491.52MHz），獨(dú)立于參考輸入抖動(dòng)。
  • 支持PCIe Gen1-6兼容時(shí)鐘，滿足高速SerDes需求。
• ?靈活配置?：
  • 通過(guò)I2C/SPI編程，集成EEPROM存儲(chǔ)自定義配置。
  • 零延遲模式（ZDM）實(shí)現(xiàn)輸入輸出相位對(duì)齊。
• ?監(jiān)控功能?：
  • 輸入時(shí)鐘驗(yàn)證（頻率、丟失脈沖、相位容限）。
  • DPLL/APLL鎖定狀態(tài)及歷史調(diào)諧字記錄，優(yōu)化保持模式精度。

?3. 技術(shù)細(xì)節(jié)?

• ?電源與封裝?：
  • 64引腳VQFN封裝（9mm×9mm），3.3V核心供電，支持-40°C至85°C工作溫度。
  • 多電源域設(shè)計(jì)，PSNR優(yōu)于-105dBc，降低電源噪聲影響。
• ?時(shí)鐘分配?：
  • 輸出分頻器支持同步（SYNC）和可編程模擬/數(shù)字延遲，精度達(dá)±25ps。
  • SYSREF/1PPS生成功能，支持JESD204B/C系統(tǒng)參考時(shí)鐘。

?4. 設(shè)計(jì)支持?

• ?開發(fā)工具?：TICS Pro軟件提供寄存器配置、頻率規(guī)劃及相位噪聲分析。
• ?參考設(shè)計(jì)?：包含PCB布局建議、電源去耦方案及熱管理指南（如6×6過(guò)孔陣列接地）。

?5. 文檔與版本?

• 本文檔為預(yù)發(fā)布版本（Advance Information），規(guī)格可能變更。完整功能描述見數(shù)據(jù)手冊(cè)SNAS922（2024年11月發(fā)布）。

?典型應(yīng)用框圖?
設(shè)備集成雙DPLL-APLL級(jí)聯(lián)，支持從GPS/PHY恢復(fù)時(shí)鐘到射頻前端（RF AFE）、SoC/ASIC的完整時(shí)鐘樹，典型系統(tǒng)包含TCXO輸入、多域時(shí)鐘分配及狀態(tài)監(jiān)控接口。