該LMK5B12212是一款高性能網(wǎng)絡同步器和抖動清除器，旨在滿足基于以太網(wǎng)的網(wǎng)絡應用的嚴格要求，時序精度<為5ns（D類）。

該網(wǎng)絡同步器集成了 DPLL，可提供無中斷開關和抖動衰減，具有可編程環(huán)路帶寬 （LBW），無需外部環(huán)路濾波器，從而最大限度地提高靈活性和易用性。DPLL相位將集成APLL鎖定到提供的基準輸入。

APLL1 采用 TI 專有的體聲波 （BAW） 技術（稱為 BAW APLL）的超高性能 PLL，可生成 312.5MHz 輸出時鐘，典型值為 42fs/最大 RMS 抖動為 60fs，而不受 DPLL 參考輸入頻率和抖動特性的影響。APLL2 提供第二個頻率域和/或同步域。
*附件：lmk5b12212.pdf

基準電壓源驗證電路監(jiān)控DPLL基準時鐘，并在檢測到切換事件時在輸入之間執(zhí)行無中斷切換?？梢詥⒂昧阊舆t模式 （ZDM） 和相位消除，以控制從輸入到輸出的相位關系。

該器件可通過I2C或SPI完全編程。集成的EEPROM可用于自定義系統(tǒng)啟動時鐘。該器件還具有出廠默認的ROM配置文件作為后備選項。

特性

• 基于超低抖動 BAW VCO 的以太網(wǎng)時鐘
  • 625MHz時為13fs典型RMS抖動，采用4MHz一階高通濾波器（HPF）
  • 312.5MHz時為24fs典型RMS抖動，4MHz一階HPF
  • 312.5MHz時典型值為42fs/最大RMS抖動為60fs
  • 156.25MHz時47fs（典型值）/65fs（最大RMS抖動）
• 1 個高性能數(shù)字鎖相環(huán) （DPLL），帶 2 個模擬鎖相環(huán) （APLL）
  • 可編程 DPLL 環(huán)路濾波器帶寬范圍為 1mHz 至 4kHz
  • < 1ppt DCO調頻步長
• 2 個差分或單端 DPLL 輸入
  • 1Hz （1PPS） 至 800MHz 輸入頻率
  • 數(shù)字保持和無中斷開關
• 12 個差分輸出，具有可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 當配置在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個 LVCMOS 頻率輸出時，總頻率輸出高達 16 個，在 OUT2_P/N 至 OUT11_P/N 上配置 10 個差分輸出
  • 1Hz （1PPS） 至 1250MHz 輸出頻率，具有可編程擺幅和共模
  • 符合 PCIe Gen 1 至 6 標準
• I2C 或 3 線/4 線 SPI

參數(shù)

?1. 產(chǎn)品概述?
LMK5B12212是德州儀器（TI）推出的高性能網(wǎng)絡同步器和抖動清除器，專為以太網(wǎng)應用設計，支持1個數(shù)字鎖相環(huán)（DPLL）、2個模擬鎖相環(huán)（APLL）、2路輸入和12路輸出。其核心特性包括：

• ?超低抖動BAW VCO?：在625MHz下典型RMS抖動僅13fs（4MHz高通濾波），適用于高速網(wǎng)絡時鐘同步。
• ?多格式輸出?：支持HSDS、LVDS、AC-LVPECL、HCSL及LVCMOS（1.8V/2.65V）等多種輸出格式，最高輸出頻率達1250MHz。
• ?靈活配置?：可通過I2C或SPI接口編程，集成EEPROM支持自定義啟動配置。

?2. 關鍵特性?

• ?時鐘性能?：
  • 312.5MHz輸出時典型抖動24fs，156.25MHz時為47fs（最大值65fs）。
  • 支持PCIe Gen1至Gen6兼容時鐘，滿足數(shù)據(jù)中心和工業(yè)應用需求。
• ?同步功能?：
  • 支持SyncE（G.8262）、SONET/SDH（Stratum 3/3E）及IEEE-1588 PTP二級時鐘。
  • 提供無中斷切換（Hitless Switching）和數(shù)字保持（Holdover）模式，確保時鐘穩(wěn)定性。

?3. 應用場景?

• ?有線網(wǎng)絡?：核心路由器、邊緣交換機、WLAN設備及光傳輸網(wǎng)絡（OTN）。
• ?數(shù)據(jù)中心?：100G-800G交換機、智能網(wǎng)卡（NIC）及SerDes參考時鐘生成。
• ?工業(yè)領域?：測試測量設備、醫(yī)療成像系統(tǒng)。

?4. 技術亮點?

• ?BAW技術?：集成體聲波諧振器（BAW），顯著降低VCO相位噪聲，減少對外部XO抖動的依賴。
• ? 零延遲模式（ZDM） ?：支持輸入到輸出的確定性相位對齊，適用于1PPS同步。
• ?電源管理?：內置LDO穩(wěn)壓器，優(yōu)化電源噪聲抑制（PSNR），簡化供電設計。

?5. 封裝與配置?

• ?封裝?：64引腳VQFN（9mm×9mm），帶裸露焊盤以增強散熱。
• ?啟動選項?：支持ROM預配置或EEPROM自定義，可通過GPIO引腳選擇啟動模式。

?6. 設計支持?

• 提供TICS Pro軟件工具，用于頻率規(guī)劃、寄存器配置及相位噪聲優(yōu)化。
• 詳細數(shù)據(jù)手冊包含引腳定義、電氣特性及典型應用電路（如參考設計圖）。

?總結?：LMK5B12212通過BAW VCO技術和多PLL架構，為高速網(wǎng)絡和時序關鍵型應用提供了高精度、低抖動的時鐘解決方案，兼具靈活性與易用性。