LMK5C33414A是一款高性能網(wǎng)絡(luò)同步器和抖動清除器，旨在滿足無線通信和基礎(chǔ)設(shè)施應(yīng)用的嚴(yán)格要求。

該器件集成了三個 DPLL 和三個 APLL，通過可編程環(huán)路帶寬 （LBW） 和一個外部環(huán)路濾波電容器提供無中斷開關(guān)和抖動衰減，從而最大限度地提高靈活性和易用性。
*附件：lmk5c33414a.pdf

APLL3 具有采用 TI 專有的體聲波 （BAW） 技術(shù)的超高性能 PLL。BAW APLL 可以生成 491.52MHz 輸出時(shí)鐘，典型值為 40fs/最大 RMS 抖動為 60fs（12kHz 至 20MHz），而不受 DPLL 參考輸入頻率和抖動特性的影響。APLL2 和 APLL1（傳統(tǒng) LC VCO）為第二或第三頻率和/或同步域提供選項(xiàng)。

基準(zhǔn)電壓源驗(yàn)證電路監(jiān)控 DPLL 基準(zhǔn)電壓源輸入，并在檢測到或丟失輸入時(shí)自動執(zhí)行無中斷開關(guān)。零延遲模式 （ZDM） 提供對輸入和輸出之間相位關(guān)系的控制。

該器件可通過I2C或SPI進(jìn)行完全編程。集成的EEPROM可用于自定義系統(tǒng)啟動時(shí)鐘。該器件還具有出廠默認(rèn)ROM配置文件作為回退選項(xiàng)。

特性

• 基于超低抖動 BAW VCO 的無線時(shí)鐘
  • 40MHz時(shí)典型值為40fs/最大RMS抖動為57fs（491.52MHz時(shí)）
  • 245.76MHz時(shí)50fs（典型值）/62fs（最大RMS抖動）
• 三個高性能數(shù)字鎖相環(huán) （DPLL），帶有配對的模擬鎖相環(huán) （APLL）
  • 1mHz至4kHz的可編程DPLL環(huán)路帶寬
  • < 1ppt DCO調(diào)頻步長
• 四個差分或單端 DPLL 輸入
  • 1Hz （1PPS） 至 800MHz 輸入頻率
  • 數(shù)字保持和無中斷開關(guān)
• 14 個差分輸出，具有可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 當(dāng)配置在OUT[1：0]_P/N、GPIO1和GPIO2上配置6個LVCMOS頻率輸出時(shí)，多達(dá)18個總頻率輸出，在OUT[13：2]_P/N上配置12個差分輸出
  • 1Hz （1PPS） 至 1250MHz 輸出頻率，具有可編程擺幅和共模
  • 符合 PCIe Gen 1 至 6 標(biāo)準(zhǔn)
• I2C、3 線 SPI 或 4 線 SPI
• –40°C 至 85°C 工作溫度

參數(shù)

?1. 產(chǎn)品概述?
LMK5C33414A是德州儀器（TI）推出的高性能網(wǎng)絡(luò)同步器和抖動消除器，專為無線通信及基礎(chǔ)設(shè)施應(yīng)用設(shè)計(jì)。其核心特性包括：

• ?超低抖動BAW VCO?：支持491.52MHz（40fs典型RMS抖動）和245.76MHz（50fs典型抖動）輸出。
• ?多PLL架構(gòu)?：集成3個數(shù)字鎖相環(huán)（DPLL）和3個模擬鎖相環(huán)（APLL），支持1mHz至4kHz可編程帶寬。
• ?靈活輸入/輸出?：4路差分/單端輸入，14路差分輸出（支持HSDS/LVDS/AC-LVPECL/HCSL格式），最高1250MHz頻率。
• ?應(yīng)用場景?：5G無線網(wǎng)絡(luò)、SyncE、IEEE-1588 PTP、光傳輸網(wǎng)絡(luò)（OTN）及工業(yè)測試設(shè)備。

?2. 關(guān)鍵特性?

• ?時(shí)鐘性能?：
  • BAW APLL提供40fs~62fs超低抖動，支持JESD204B/C標(biāo)準(zhǔn)。
  • 支持PCIe Gen1-6合規(guī)時(shí)鐘，兼容1PPS（脈沖/秒）輸出。
• ?同步功能?：
  • 支持無中斷切換（Hitless Switching）和相位補(bǔ)償。
  • 零延遲模式（ZDM）實(shí)現(xiàn)輸入輸出相位對齊。
• ?接口與控制?：
  • 通過I2C、SPI或4線SPI編程，內(nèi)置EEPROM存儲配置。
  • 工作溫度范圍：-40°C至85°C。

?3. 架構(gòu)與功能模塊?

• ?時(shí)鐘輸入?：
  • XO輸入支持10MHz~156.25MHz，可選TCXO/OCXO。
  • 參考輸入（IN0-IN3）支持1Hz~800MHz，帶自動監(jiān)控和切換邏輯。
• ?PLL系統(tǒng)?：
  • ?DPLL?：數(shù)字環(huán)路濾波，支持DCO模式（<1ppt調(diào)節(jié)步長）。
  • ?APLL?：BAW VCO（APLL3）用于超低抖動，LC VCO（APLL1/2）支持寬頻段。
• ?輸出分配?：
  • 14路輸出可獨(dú)立配置，支持SYSREF/1PPS生成及多域同步。

?4. 典型應(yīng)用框圖?

• ?無線基站?：為RRU、DU/CU提供低抖動時(shí)鐘。
• ?同步以太網(wǎng)?：滿足G.8262標(biāo)準(zhǔn)。
• ?高速SerDes?：支持112G/224G PAM4 SerDes的參考時(shí)鐘。

?5. 封裝與規(guī)格?

• ?封裝?：64引腳VQFN（9mm×9mm）。
• ?電源?：3.3V核心電壓，多路獨(dú)立輸出電源（VDDO_x）。
• ?功耗?：典型總電流850mA（全輸出激活時(shí)）。

?6. 設(shè)計(jì)支持?

• 提供TICS Pro配置工具，支持寄存器編程和頻率規(guī)劃。
• 詳細(xì)的熱阻、ESD等級及電氣特性參數(shù)見文檔第6章。

該文檔全面覆蓋了芯片的功能、性能指標(biāo)、應(yīng)用設(shè)計(jì)及寄存器配置，適用于高頻、高精度時(shí)鐘需求的通信系統(tǒng)設(shè)計(jì)。