LMK5C33216A是一款高性能網(wǎng)絡(luò)同步器和抖動清除器，旨在滿足無線通信和基礎(chǔ)設(shè)施應(yīng)用的嚴(yán)格要求。

該器件集成了三個 DPLL 和三個 APLL，通過可編程環(huán)路帶寬 （LBW） 和一個外部環(huán)路濾波電容器提供無中斷開關(guān)和抖動衰減，從而最大限度地提高靈活性和易用性。
*附件：lmk5c33216a.pdf

APLL3 具有采用 TI 專有的體聲波 （BAW） 技術(shù)的超高性能 PLL。BAW APLL 可以生成 491.52MHz 輸出時鐘，典型值為 40fs/最大 RMS 抖動為 60fs（12kHz 至 20MHz），而不受 DPLL 參考輸入頻率和抖動特性的影響。APLL2 和 APLL1（傳統(tǒng) LC VCO）為第二或第三頻率和/或同步域提供選項(xiàng)。

基準(zhǔn)電壓源驗(yàn)證電路監(jiān)控 DPLL 基準(zhǔn)電壓源輸入，并在檢測到或丟失輸入時自動執(zhí)行無中斷開關(guān)。零延遲模式 （ZDM） 提供對輸入和輸出之間相位關(guān)系的控制。

該器件可通過I2C或SPI進(jìn)行完全編程。集成的EEPROM可用于自定義系統(tǒng)啟動時鐘。該器件還具有出廠默認(rèn)ROM配置文件作為回退選項(xiàng)。

特性

• 基于超低抖動 BAW VCO 的無線時鐘
  • 40MHz時典型值為40fs/最大RMS抖動為57fs（491.52MHz時）
  • 245.76MHz時50fs（典型值）/62fs（最大RMS抖動）
• 三個高性能數(shù)字鎖相環(huán) （DPLL），帶有配對的模擬鎖相環(huán) （APLL）
  • 1mHz至4kHz的可編程DPLL環(huán)路帶寬
  • < 1ppt DCO調(diào)頻步長
• 兩個差分或單端 DPLL 輸入
  • 1Hz （1PPS） 至 800MHz 輸入頻率
  • 數(shù)字保持和無中斷開關(guān)
• 16 個差分輸出，具有可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 當(dāng)配置在 OUT[1：0]_P/N、GPIO1 和 GPIO2 上配置 6 個 LVCMOS 頻率輸出時，總頻率輸出高達(dá) 20 個，在 OUT[15：0]_P/N 上配置 14 個差分輸出
  • 1Hz （1PPS） 至 1250MHz 輸出頻率，具有可編程擺幅和共模
  • 符合 PCIe Gen 1 至 6 標(biāo)準(zhǔn)
• I2C、3 線 SPI 或 4 線 SPI
• –40°C 至 85°C 工作溫度

參數(shù)

?1. 核心功能?

• ?超低抖動時鐘?：基于BAW VCO技術(shù)，支持無線通信時鐘生成（如491.52MHz時典型抖動40fs，最大57fs）。
• ?多鎖相環(huán)架構(gòu)?：集成3個數(shù)字鎖相環(huán)（DPLL）與3個模擬鎖相環(huán)（APLL），支持1mHz至4kHz可編程帶寬，實(shí)現(xiàn)無中斷切換與抖動衰減。
• ?靈活輸入/輸出?：
  • 2路差分/單端輸入（1Hz至800MHz）。
  • 16路差分輸出（支持HSDS、LVDS等格式，最高1250MHz），兼容PCIe Gen1-6。

?2. 關(guān)鍵特性?

• ?BAW技術(shù)優(yōu)勢?：APLL3采用體聲波技術(shù)，獨(dú)立于輸入?yún)⒖碱l率，提供超低抖動時鐘。
• ?參考監(jiān)控與切換?：自動檢測輸入狀態(tài)，支持無中斷切換（hitless switching）。
• ?可編程性?：通過I2C/SPI接口配置，內(nèi)置EEPROM存儲自定義啟動配置。

?3. 應(yīng)用場景?

• ?無線通信?：5G基站（AAS、RRU）、小蜂窩、CPRI/eCPRI設(shè)備。
• ?網(wǎng)絡(luò)同步?：SyncE、IEEE-1588 PTP二級時鐘、光傳輸網(wǎng)（OTN）。
• ?工業(yè)領(lǐng)域?：測試測量、高速SerDes時鐘生成。

?4. 封裝與規(guī)格?

• ?封裝型號?：64引腳VQFN（9mm×9mm）。
• ?溫度范圍?：-40°C至85°C。

?5. 附加說明?

• 提供工廠默認(rèn)ROM配置作為備用選項(xiàng)。
• 數(shù)據(jù)手冊包含生產(chǎn)信息、免責(zé)聲明及安全應(yīng)用注意事項(xiàng)。