LMK04828-EP 器件是業(yè)界性能最高的時鐘調理器，支持 JESD204B。

PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅動7個JESD204B轉換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應用，14 個輸出中的每一個都可以單獨配置為傳統(tǒng)時鐘系統(tǒng)的高性能輸出。
*附件：lmk04828-ep.pdf

高性能與在功率或性能之間權衡的能力、雙 VCO、動態(tài)數字延遲、保持和無毛刺模擬延遲等功能相結合，使 LMK04828-EP 成為提供靈活的高性能時鐘樹的理想選擇。

特性

• EP 功能
  • 金鍵合線
  • 溫度范圍：–55 至 +105 °C
  • 鉛表面處理 SnPb
• 最大分配頻率：3.2 GHz
• JESD204B支持
• 超低 RMS 抖動
  • 88 fs RMS 抖動（12 kHz 至 20 MHz）
  • 91 fs RMS 抖動（100 Hz 至 20 MHz）
  • 245.76 MHz時–162.5 dBc/Hz本底噪聲
• PLL2 最多 14 個差分器件時鐘
  • 多達 7 個 SYSREF 時鐘
  • 最大時鐘輸出頻率 3.2 GHz
  • 來自 PLL2 的 LVPECL、LVDS、HSDS、LCPECL 可編程輸出
• PLL1 多達 1 個緩沖 VCXO/晶體輸出
  • LVPECL、LVDS、2xLVCMOS 可編程
• 多模：雙 PLL、單 PLL 和時鐘分配
• 雙環(huán)路PLLatinum? PLL架構
• PLL1
  • 多達 3 個冗余輸入時鐘
    • 自動和手動切換模式
    • 無中斷開關和LOS
  • 集成低噪聲晶體振蕩器電路
  • 輸入時鐘丟失時的保持模式
• PLL2
  • 歸一化 [1 Hz] PLL 本底噪聲為
    –227 dBc/Hz
  • 相位檢測器速率高達 155 MHz
  • OSCin 倍頻器
  • 兩個集成低噪聲VCO
• 50% 占空比輸出分頻，1 至 32
  （偶數和奇數）
• 精密數字延遲，動態(tài)可調
• 25 ps 步進模擬延遲
• 3.15V 至 3.45V 工作電壓
• 封裝：64引腳WQFN（9.0 mm × 9.0 mm × 0.8 mm）

參數

方框圖

?1. 核心特性?

• ?雙PLL架構?：集成PLL1（低帶寬，用于參考時鐘凈化）和PLL2（高帶寬，用于頻率合成），支持JESD204B時鐘分配。
• ?高性能指標?：
  • 超低RMS抖動：88 fs（12 kHz–20 MHz）、91 fs（100 Hz–20 MHz）。
  • 噪聲低至-162.5 dBc/Hz（245.76 MHz）。
• ?靈活輸出?：14路可編程差分時鐘輸出（LVPECL/LVDS/HSDS/LCPECL），最高頻率3.2 GHz，支持7路SYSREF時鐘。
• ?冗余輸入?：3路參考時鐘輸入（CLKin0/1/2），支持自動/手動切換和故障檢測（LOS）。

?2. 關鍵功能?

• ?JESD204B支持?：可配置為7組設備時鐘+SYSREF時鐘，滿足高速數據轉換器同步需求。
• ?0延遲模式?：支持嵌套/級聯(lián)0延遲，確保時鐘輸入與輸出的確定性相位關系。
• ? 保持模式（Holdover） ?：當參考時鐘丟失時，維持穩(wěn)定輸出頻率，支持手動/自動跟蹤DAC調諧電壓。
• ?集成VCO?：雙VCO設計（VCO0: 2450–2755 MHz，VCO1: 2875–3080 MHz），可選外部VCO模式。

?3. 應用場景?

• 無線基礎設施、數據轉換器時鐘、網絡通信（SONET/SDH/DSLAM）。
• 醫(yī)療/視頻/軍事/航空航天設備，測試與測量儀器。

?4. 技術細節(jié)?

• ?電源?：3.15–3.45 V，典型功耗565–670 mA（全功能啟用）。
• ?封裝?：64引腳WQFN（9×9 mm），帶裸露焊盤增強散熱。
• ?溫度范圍?：-55°C至+105°C（軍工級）。

?5. 設計支持?

• 提供Clock Architect和TICS Pro工具輔助頻率規(guī)劃、環(huán)路濾波設計及寄存器配置。
• 典型應用電路包含VCXO/PLL濾波優(yōu)化布局建議，如縮短電荷泵走線、差分時鐘緊密耦合布線等。

?附件內容概述?
文檔為TI發(fā)布的LMK04828-EP完整數據手冊，涵蓋特性、引腳定義、電氣參數、寄存器映射及應用設計指南，適用于高精度時鐘系統(tǒng)開發(fā)。