該LMK04832是一款超高性能時鐘調(diào)節(jié)器，支持 JEDEC JESD204B，還與 LMK0482x 系列器件引腳兼容。

PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個輸出中的每一個都可以單獨配置為傳統(tǒng)時鐘系統(tǒng)的高性能輸出。
*附件：lmk04832.pdf

該LMK04832可配置為在雙PLL、單PLL或時鐘分配模式下工作，有或沒有SYSREF生成或重新時鐘。PLL2 可以與內(nèi)部或外部 VCO 一起工作。

高性能與在功耗和性能之間權(quán)衡的能力、雙 VCO、動態(tài)數(shù)字延遲和保持等功能相結(jié)合，使該LMK04832成為提供靈活的高性能時鐘樹的理想選擇。

特性

• 最大時鐘輸出頻率：3255 MHz
• 多模：雙 PLL、單 PLL 和時鐘分配
• 超低噪聲，2500 MHz：
  • 54 fs RMS 抖動（12 kHz 至 20 MHz）
  • 64 fs RMS 抖動（100 Hz 至 20 MHz）
  • –157.6 dBc/Hz 本底噪聲
• 超低噪聲，3200 MHz：
  • 61 fs RMS 抖動（12 kHz 至 20 MHz）
  • 67 fs RMS 抖動（100 Hz 至 100 MHz）
  • –156.5 dBc/Hz 本底噪聲
• PLL2
  • PLL FOM 為 –230 dBc/Hz
  • PLL 1/f 為 –128 dBc/Hz
  • 相位檢測器速率高達(dá) 320 MHz
  • 兩個集成VCO：2440至2580 MHz
    和2945至3255 MHz
• 多達(dá) 14 個差分器件時鐘
  • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可編程輸出
• 多達(dá)1個緩沖VCXO/XO輸出
  • LVPECL、LVDS、2xLVCMOS 可編程
• 1-1023 CLKout 分頻器
• 1-8191 SYSREF 分頻器
• SYSREF時鐘的25 ps步進(jìn)模擬延遲
• 器件時鐘和SYSREF的數(shù)字延遲和動態(tài)數(shù)字延遲
• 帶 PLL1 的保持模式
• PLL1 或 PLL2 的 0 延遲
• 支持 105°C PCB 溫度
  （在導(dǎo)熱墊處測量）
  參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04832是德州儀器（TI）推出的超低噪聲、雙鎖相環(huán)（PLL）時鐘抖動清除器，支持JESD204B標(biāo)準(zhǔn)，適用于高性能時鐘分配和同步應(yīng)用。

• ?關(guān)鍵特性?：
  • 最大輸出頻率：3255 MHz
  • 超低噪聲性能（如2500 MHz時RMS抖動低至54 fs）
  • 集成雙PLL（PLL1和PLL2），支持多模式配置（雙環(huán)、單環(huán)、時鐘分配模式）
  • 14路可編程差分時鐘輸出（支持CML、LVPECL、LVDS等格式）
  • 1路緩沖VCXO/XO輸出

?2. 應(yīng)用場景?

• 測試與測量設(shè)備
• 雷達(dá)系統(tǒng)
• 微波回傳
• 數(shù)據(jù)轉(zhuǎn)換器時鐘生成

?3. 核心功能模塊?

• ?PLL1?：
  • 用于參考時鐘的初級抖動清理，支持外部VCXO反饋。
  • 窄帶寬設(shè)計，優(yōu)化低頻相位噪聲。
• ?PLL2?：
  • 高頻時鐘生成，支持內(nèi)部雙VCO（2440-2580 MHz和2945-3255 MHz）。
  • 寬帶寬設(shè)計，優(yōu)化高頻噪聲性能。
• ?時鐘分配?：
  • 14路輸出可獨立配置為設(shè)備時鐘或SYSREF時鐘，支持JESD204B同步。
  • 數(shù)字/模擬延遲調(diào)整功能（最小步進(jìn)25 ps）。

?4. 關(guān)鍵性能參數(shù)?

• ?抖動性能?：
  • 2500 MHz輸出：54 fs RMS（12 kHz–20 MHz帶寬）
  • 3200 MHz輸出：61 fs RMS（12 kHz–20 MHz帶寬）
• ?相位噪聲?：
  • 噪聲底低至-163 dBc/Hz（LVPECL輸出）。

?5. 設(shè)計支持工具?

• ?TICS Pro?：用于配置寄存器、計算功耗及生成編程文件。
• ?PLLatinum Sim?：環(huán)路濾波器設(shè)計與仿真工具。
• ?Clock Architect?：頻率規(guī)劃與器件選型工具。

?6. 封裝與電源?

• ?封裝?：64引腳WQFN（9 mm × 9 mm），帶裸露焊盤散熱。
• ?電源?：3.3 V單電源供電，支持105°C環(huán)境溫度（PCB測量）。

?7. 文檔結(jié)構(gòu)?

• 數(shù)據(jù)手冊包含詳細(xì)引腳定義、電氣特性、寄存器映射及典型應(yīng)用電路，適用于硬件工程師和系統(tǒng)設(shè)計者參考。

?總結(jié)?：LMK04832通過雙PLL架構(gòu)和靈活的時鐘分配，為高速數(shù)據(jù)轉(zhuǎn)換和通信系統(tǒng)提供高精度、低抖動的時鐘解決方案，特別適合JESD204B系統(tǒng)需求。