Texas Instruments MK1D121x低附加抖動LVDS時鐘緩沖器專門設計用于驅動50Ω傳輸線路。在單端模式下驅動輸入時，對未使用的負輸入引腳施加適當?shù)钠秒妷?。LMK1D1212將兩個中的一個可選時鐘輸入（IN0和IN1）分配到12對差分LVDS時鐘輸出（OUT0至OUT11），實現(xiàn)最小偏移。同樣，LMK1D1216分配16對差分LVDS時鐘輸出（OUT0至OUT15）。LMK1D121x系列可接受兩個時鐘源進入輸入多路復用器。輸入可以是LVDS、LVPECL、LP-HCSL、HCSL、CML或 LVCMOS。

數(shù)據(jù)手冊：*附件：Texas Instruments LMK1D121x低附加抖動LVDS時鐘緩沖器數(shù)據(jù)手冊.pdf

Texas Instruments LMK1D121x IN_SEL引腳選擇輸入，輸入路由至輸出。該器件支持失效防護輸入功能。該器件還集成了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。該器件可在1.8V、2.5V或3.3V電源環(huán)境下工作，額定溫度范圍是–40°C至105°C（環(huán)境溫度）。

特性

• 高性能LVDS時鐘緩沖器系列（高達2GHz）
  • 2:12差分緩沖器 (LMK1D1212)
  • 2:16差分緩沖器 (LMK1D1216)
• 電源電壓：1.71V至3.465V
• 低附加抖動：156.25MHz下12kHz至20MHz范圍內(nèi)的RMS最大值小于60fs
  • 超低相位噪底：-164dBc/Hz（典型值）
• 超低傳播延遲：<575ps（最大值）
• 輸出偏移：20ps（最大值）
• 高擺幅LVDS（升壓模式）（500mV VOD典型值，AMP_SEL 設置為1時）
• 通用輸入接受LVDS、LVPECL、LVCMOS、HCSL和CML信號電平。
• LVDS基準電壓V AC_REF ，適用于容性耦合輸入
• -40°C 至 105°C 工業(yè)溫度范圍
• 封裝選項
  • LMK1D1212: 6mm × 6mm, 40引腳VQFN
  • LMK1D1216：7mm × 7mm 48引腳VQFN

功能框圖

LMK1D121x低附加抖動LVDS時鐘緩沖器技術解析與應用指南

一、產(chǎn)品概述

LMK1D121x系列是德州儀器(TI)推出的高性能低附加抖動LVDS時鐘緩沖器家族，包含LMK1D1212（2:12）和LMK1D1216（2:16）兩款型號。該系列專為需要精確時鐘分配的應用設計，具有以下核心特性：

• ?超低附加抖動?：<60 fs RMS（12kHz至20MHz帶寬@156.25MHz）
• ?極低相位噪聲?：-164 dBc/Hz典型噪聲基底
• ?寬工作范圍?：支持1.71V至3.465V供電電壓
• ?高頻率支持?：最高支持2GHz輸入頻率
• ?工業(yè)級溫度范圍?：-40°C至105°C

二、關鍵性能參數(shù)

1. 電氣特性

• ?供電電流?：
  • LMK1D1212靜態(tài)電流：65mA（典型值）
  • 100MHz工作時：105mA（典型值）
• ?輸入特性?：
  • 支持LVDS、LVPECL、LVCMOS、HCSL和CML多種輸入電平
  • 單端輸入電壓擺幅：0.4V至3.465V
  • 差分輸入電壓擺幅：0.3V至2.4Vpp
• ?輸出特性?：
  • 標準LVDS擺幅：350mV（典型值）
  • 增強模式擺幅：500mV（AMP_SEL=1時）
  • 輸出偏斜：<20ps（最大）

2. 時序特性

• 傳播延遲：<575ps（最大）
• 輸出上升/下降時間：300ps（典型值）

三、功能架構

LMK1D121x采用模塊化設計，主要功能模塊包括：

1. ?輸入多路復用器?：支持兩路時鐘輸入選擇（IN0/IN1）
2. ?參考電壓發(fā)生器?：提供VAC_REF偏置電壓
3. ?輸出驅動陣列?：
   • LMK1D1212：12對差分LVDS輸出
   • LMK1D1216：16對差分LVDS輸出
4. ?控制邏輯?：
   • IN_SEL引腳選擇輸入源
   • AMP_SEL引腳控制輸出幅度

四、典型應用場景

1. 通信網(wǎng)絡設備

在電信和網(wǎng)絡設備中，LMK1D121x可用于：

• 基帶處理單元的時鐘分配
• 交換芯片的參考時鐘緩沖
• 光模塊的時鐘驅動

2. 醫(yī)療成像系統(tǒng)

• 超聲設備的時鐘樹構建
• MRI系統(tǒng)的時序控制
• CT掃描儀的同步時鐘分配

3. 測試測量儀器

• 高精度信號發(fā)生器的時鐘調(diào)理
• 頻譜分析儀的本地振蕩器緩沖
• 邏輯分析儀的時序參考

五、設計注意事項

1. 電源設計

• 建議每對電源引腳配置0.1μF去耦電容
• 電源走線應盡可能短且寬
• 可考慮使用鐵氧體磁珠隔離高頻噪聲

2. 布局建議

• 熱焊盤必須焊接至PCB以增強散熱
• 差分對走線應保持等長和對稱
• 終端電阻應靠近接收端放置

3. 輸入配置

• 未使用的輸入建議通過1kΩ電阻接地
• 交流耦合輸入時應連接VAC_REF偏置
• 單端輸入時需在未使用的負輸入引腳施加適當偏置

六、性能實測數(shù)據(jù)

在156.25MHz工作條件下測試顯示：

• 參考信號相位噪聲：25fs RMS（12kHz-20MHz）
• 輸出相位噪聲：46.9fs RMS（12kHz-20MHz）
• 附加抖動：39.7fs RMS

七、選型指南