CDCM1804時鐘驅動器將一對差分時鐘輸入分配給三對LVPECL差分時鐘輸出Y[2：0]和Y[2：0]，時鐘分配的偏差最小。該CDCM1804專為驅動 50 條輸電線路而設計。此外，該CDCM1804還提供單端LVCMOS輸出Y3。該輸出在三個LVPECL輸出級上延遲1.6 ns，以最大限度地減少信號轉換期間的噪聲影響。
*附件：cdcm1804.pdf

CDCM1804有三個控制端子，S0、S1和S2，用于選擇不同的輸出模式設置。S[2：0] 端子是 3 級輸入，因此最多允許 3 個 ^3^ = 27 種組合。此外，還提供了一個使能端子 （EN），用于同時禁用或使能所有輸出。EN 端子也是一個 3 級輸入，并將設置數(shù)量擴展到 2 × 27 = 54。

該CDCM1804的特點是在 -40°C 至 85°C 范圍內(nèi)工作。

為了用于單端驅動器應用，該CDCM1804還提供了一個VBB輸出端子，可以直接連接到未使用的輸入端作為共?；鶞孰妷涸?。

CDCM1804有三個控制端子，S0、S1和S2，用于選擇不同的輸出模式設置。S[2：0] 端子是 3 級輸入，因此最多允許 3 個 ^3^ = 27 種組合。此外，還提供了一個使能端子 （EN），用于同時禁用或使能所有輸出。EN 端子也是一個 3 級輸入，并將設置數(shù)量擴展到 2 × 27 = 54。

該CDCM1804的特點是在 -40°C 至 85°C 范圍內(nèi)工作。

為了用于單端驅動器應用，該CDCM1804還提供了一個VBB輸出端子，可以直接連接到未使用的輸入端作為共模基準電壓源。

特性

• 將一個差分時鐘輸入分配給三個LVPECL差分時鐘輸出和一個LVCMOS單端輸出
• 用于兩個LVPECL輸出和LVCMOS輸出的可編程輸出分壓器
• 低輸出偏斜15 ps（典型值），用于LVPECL輸出的時鐘分配應用;LVCMOS 和 LVPECL 轉換之間的 1.6 ns 輸出偏移，將噪聲降至最低
• VCC范圍 3 V-3.6 V
• 高達 800 MHz LVPECL 和 200 MHz LVCMOS 的信號速率
• 差分輸入級，寬共模范圍
• 為單端輸入信號提供VBB偏置電壓輸出
• 接收器輸入閾值 ±75 mV
• 24 端子 QFN 封裝（4 mm × 4 mm）
• 接受任何差分信號：LVDS、HSTL、CML、VML、SSTL-2 和單端：LVTTL/LVCMOS

參數(shù)

?1. 核心功能?

• ?時鐘分配?：將1對差分時鐘輸入（IN/IN）分配至3對LVPECL差分輸出（Y[2:0]/Y[2:0]）和1個LVCMOS單端輸出（Y3）。
• ?延遲優(yōu)化?：LVCMOS輸出設計為比LVPECL延遲1.6ns，減少信號切換時的噪聲干擾。
• ?分頻控制?：通過S[2:0]引腳編程控制LVPECL和LVCMOS輸出的分頻比（支持1/2/4/8/16分頻）。

?2. 關鍵特性?

• ?電氣參數(shù)?：
  • 工作電壓：3V–3.6V（VCC）
  • 信號速率：LVPECL最高800MHz，LVCMOS最高200MHz
  • 輸出偏移：LVPECL間典型15ps，LVCMOS與LVPECL間1.6ns
• ?兼容性?：支持LVDS、HSTL、CML等差分信號及LVTTL/LVCMOS單端輸入。
• ?封裝?：24引腳QFN（4mm×4mm），含散熱焊盤（需連接至VSS）。

?3. 控制邏輯?

• ?模式選擇?：
  • ?EN引腳?：三態(tài)控制（接地/懸空/接VDD/2），禁用時輸出高阻。
  • ?S[2:0]引腳?：三電平輸入，支持27種分頻組合，結合EN共54種工作模式。
• ?偏置輸出?：VBB引腳提供VDD-1.3V參考電壓，用于單端輸入配置。

?4. 應用設計要點?

• ?輸入終端?：推薦100Ω差分終端或AC耦合+VBB偏置方案。
• ?熱管理?：需通過PCB散熱過孔優(yōu)化熱阻（RθJA=55.4°C/W典型值）。
• ?未使用輸出?：可禁用對應VDDx引腳以降低功耗。

?5. 封裝與版本信息?

• ?型號?：CDCM1804（RGE/RGET封裝），符合RoHS標準。