chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PLL1708雙PLL多時鐘發(fā)生器技術(shù)文檔總結(jié)

科技綠洲 ? 2025-09-22 14:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PLL1707成本低、鎖相 環(huán)路 (PLL) 多時鐘發(fā)生器。PLL1707和 PLL1708可以從 27 MHz 生成四個系統(tǒng)時鐘 參考輸入頻率。的時鐘輸出 PLL1707可以通過采樣頻率控制來控制 引腳和PLL1708的引腳可以通過 串行模式控制引腳。該設備為客戶提供 通過消除外部 組件并使客戶能夠?qū)崿F(xiàn)非常 高性能音頻所需的低抖動性能 DAC 和/或 ADC。PLL1707和PLL1708是理想的 適用于使用 27 MHz 主站的 MPEG-2 應用 時鐘,例如 DVD 刻錄機、HDD 刻錄機、DVD 用于多媒體 PC、數(shù)字高清電視系統(tǒng)的附加卡、 和機頂盒。
*附件:pll1708.pdf

特性

  • 27 MHz主時鐘輸入
  • 生成的音頻系統(tǒng)時鐘 (PLL1707):
    • SCKO0:768 華氏度 S (f S = 44.1 kHz)
    • SCKO1:768 華氏度 S , 512 樓 S (f S = 48 kHz)
    • SCKO2:256 華氏度 S (f S = 32、44.1、48、64、88.2、96 kHz)
    • SCKO3:384 華氏度 S (f S = 32、44.1、48、64、88.2、96 kHz)
  • 生成的音頻系統(tǒng)時鐘 (PLL1708):
    • SCKO0:768 華氏度 S (f S = 44.1 kHz)
    • SCKO1:768 華氏度 S , 512 樓 S , 384 樓 S , 256 樓 S (f S = 48 kHz)
    • SCKO2:256 華氏度 S (f S = 16、22.05、24、32、44.1、48、64、88.2、96 kHz)
    • SCKO3:384 華氏度 S (f S = 16、22.05、24、32、44.1、48、64、88.2、96 kHz)
  • 零 PPM 誤差輸出時鐘
  • 低時鐘抖動:50 ps(典型值)
  • 多采樣頻率 (PLL1707):
    • f S = 32、44.1、48、64、88.2、96 kHz
  • 多采樣頻率 (PLL1708):
    • f S = 16、22.05、24、32、44.1、48、64、88.2、96 kHz
  • 3.3V 單電源
  • PLL1707:并行控制
    PLL1708:串行控制
  • 封裝:20引腳SSOP (150 mil),無鉛產(chǎn)品
  • 應用
    • HDD + DVD刻錄機
    • DVD刻錄機
    • 硬盤錄像機
    • DVD播放機
    • 用于多媒體 PC 的 DVD 附加卡
    • 數(shù)字高清電視系統(tǒng)
    • 機頂盒

參數(shù)

image.png
?1. 產(chǎn)品概述?

  • ?型號?:PLL1707(并行控制)與PLL1708(串行控制),基于相同芯片設計,電氣特性一致,僅控制模式不同。
  • ?核心功能?:從27 MHz主時鐘生成4個系統(tǒng)時鐘(SCKO0-3)和2個緩沖27 MHz時鐘(MCKO1-2),專為音頻系統(tǒng)設計。
  • ?優(yōu)勢?:零PPM誤差、低抖動(典型50 ps)、支持多種采樣頻率,節(jié)省外部元件成本。

?2. 關(guān)鍵特性?

  • ?時鐘輸出配置?:
    • ?SCKO0?:固定768×fS(如fS=44.1 kHz時為33.8688 MHz)。
    • ?SCKO1?:可編程為768×fS、512×fS(PLL1708額外支持384×fS、256×fS)。
    • ?SCKO2/SCKO3?:分別輸出256×fS和384×fS,支持16-96 kHz采樣率(PLL1708覆蓋更廣)。
  • ?采樣頻率支持?:
    • PLL1707:32/44.1/48/64/88.2/96 kHz。
    • PLL1708:擴展至16/22.05/24 kHz等半采樣頻率。
  • ?電源與封裝?:3.3 V單電源供電,20引腳SSOP封裝(符合RoHS)。

?3. 控制模式差異?

  • ?PLL1707?:通過引腳(FS1/FS2/SR/CSEL)并行控制采樣頻率組及SCKO1配置。
  • ?PLL1708?:通過三線串行接口(MS/MC/MD)編程16位寄存器,支持更靈活的時鐘管理。

?4. 應用場景?

  • ?典型設備?:DVD/HDD錄像機、數(shù)字HDTV、機頂盒、多媒體PC擴展卡。
  • ?核心價值?:為MPEG-2編解碼器、音頻DAC/ADC提供低抖動時鐘,替代外部元件。

?5. 電氣與可靠性?

  • ?工作溫度?:-25°C至85°C。
  • ?ESD防護?:需嚴格遵循防靜電操作規(guī)范。
  • ?啟動時間?:典型3 ms至穩(wěn)定輸出。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dac
    dac
    +關(guān)注

    關(guān)注

    44

    文章

    2655

    瀏覽量

    196351
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    976

    瀏覽量

    137555
  • 時鐘發(fā)生器
    +關(guān)注

    關(guān)注

    1

    文章

    268

    瀏覽量

    69873
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    2078

    瀏覽量

    55089
  • 串行模式
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    6798
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    基于FPGA 的新的DDS+PLL時鐘發(fā)生器

    針對直接數(shù)字頻率合成(DDS)和集成鎖相環(huán)(PLL技術(shù)的特性,提出了一種新的DDS 激勵PLL 系統(tǒng)頻率合成時鐘發(fā)生器方案。且DDS 避免正弦查找表,即避免使用ROM,采用濾波的方法
    發(fā)表于 12-14 10:22 ?36次下載

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制性能

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制性能 本文介紹了電源噪聲對基于PLL時鐘發(fā)生器的干擾,并討論了幾種用于評估確定性抖動(DJ)的技術(shù)
    發(fā)表于 09-18 08:46 ?1838次閱讀
    評估低抖動<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>的電源噪聲抑制性能

    MAX3625B 抖動僅為0.36ps的PLL時鐘發(fā)生器

    MAX3625B 抖動僅為0.36ps的PLL時鐘發(fā)生器 概述 MAX3625B是一款低抖動、精密時鐘發(fā)生器,優(yōu)化用于網(wǎng)絡設備。器件內(nèi)置晶體振蕩和鎖相環(huán)(
    發(fā)表于 03-01 08:56 ?1593次閱讀
    MAX3625B 抖動僅為0.36ps的<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>

    PLL1708 3.3V PLL 多時鐘發(fā)生器

    電子發(fā)燒友網(wǎng)為你提供TI(ti)PLL1708相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有PLL1708的引腳圖、接線圖、封裝手冊、中文資料、英文資料,PLL1708真值表,PLL1708管腳等資料,
    發(fā)表于 11-02 19:33
    <b class='flag-5'>PLL1708</b> 3.3V <b class='flag-5'>雙</b>路 <b class='flag-5'>PLL</b> <b class='flag-5'>多時鐘發(fā)生器</b>

    ADF4360-9:集成壓控振蕩數(shù)據(jù)表的時鐘發(fā)生器PLL

    ADF4360-9:集成壓控振蕩數(shù)據(jù)表的時鐘發(fā)生器PLL
    發(fā)表于 04-14 14:10 ?0次下載
    ADF4360-9:集成壓控振蕩<b class='flag-5'>器</b>數(shù)據(jù)表的<b class='flag-5'>時鐘發(fā)生器</b><b class='flag-5'>PLL</b>

    HMC1031:0.1 MHz至500 MHz時鐘發(fā)生器,帶整數(shù)N PLL數(shù)據(jù)表

    HMC1031:0.1 MHz至500 MHz時鐘發(fā)生器,帶整數(shù)N PLL數(shù)據(jù)表
    發(fā)表于 04-23 20:15 ?6次下載
    HMC1031:0.1 MHz至500 MHz<b class='flag-5'>時鐘發(fā)生器</b>,帶整數(shù)N <b class='flag-5'>PLL</b>數(shù)據(jù)表

    AD9573:PCI-Express時鐘發(fā)生器IC,PLL內(nèi)核,分頻,輸出數(shù)據(jù)表

    AD9573:PCI-Express時鐘發(fā)生器IC,PLL內(nèi)核,分頻,輸出數(shù)據(jù)表
    發(fā)表于 05-08 20:05 ?5次下載
    AD9573:PCI-Express<b class='flag-5'>時鐘發(fā)生器</b>IC,<b class='flag-5'>PLL</b>內(nèi)核,分頻<b class='flag-5'>器</b>,<b class='flag-5'>雙</b>輸出數(shù)據(jù)表

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制

    本文討論電源噪聲干擾對基于PLL時鐘發(fā)生器的影響,并介紹幾種用于評估由此產(chǎn)生的確定性抖動(DJ)的測量技術(shù)。派生關(guān)系顯示了如何使用頻域雜散測量來評估時序抖動行為。實驗室臺架測試結(jié)果用于比較測量
    的頭像 發(fā)表于 04-11 11:06 ?2374次閱讀
    評估低抖動<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b>的電源噪聲抑制

    時鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點是什么?

    時鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點是什么?如何用硬件配置pll? 時鐘發(fā)生器是指通過特定的電路設計產(chǎn)生適合各種電子設備使用的時鐘
    的頭像 發(fā)表于 10-13 17:39 ?2144次閱讀

    PLL1705/PLL1706通道PLL多時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1705/PLL1706通道PLL多時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 11:32 ?0次下載
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706<b class='flag-5'>雙</b>通道<b class='flag-5'>PLL</b><b class='flag-5'>多時鐘發(fā)生器</b>數(shù)據(jù)表

    PLL1707/PLL1708 3.3V雙通道PLL多時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1707/PLL1708 3.3V雙通道PLL多時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 10:06 ?0次下載
    <b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL1708</b> 3.3V雙通道<b class='flag-5'>PLL</b><b class='flag-5'>多時鐘發(fā)生器</b>數(shù)據(jù)表

    PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:07 ?0次下載
    <b class='flag-5'>PLL</b>1707-Q1<b class='flag-5'>多時鐘發(fā)生器</b>數(shù)據(jù)表

    MAX9491工廠可編程、單PLL時鐘發(fā)生器技術(shù)手冊

    MAX9491是多時鐘發(fā)生器,非常適合通信應用。該器件提供工廠編程PLL輸出,可調(diào)節(jié)到4MHz至200MHz之間的任意頻率。MAX9491使用一次性可編程(OTP) ROM設置PLL輸出
    的頭像 發(fā)表于 04-27 09:57 ?651次閱讀
    MAX9491工廠可編程、單<b class='flag-5'>PLL</b><b class='flag-5'>時鐘發(fā)生器</b><b class='flag-5'>技術(shù)</b>手冊

    PLL1707-Q1 3.3VPLL多時鐘發(fā)生器技術(shù)文檔總結(jié)

    PLL1707是一款低成本鎖相環(huán)(PLL多時鐘發(fā)生器。該PLL1707可以從27 MHz基準輸入頻率生成四個系統(tǒng)時鐘。的
    的頭像 發(fā)表于 09-16 14:27 ?493次閱讀
    <b class='flag-5'>PLL</b>1707-Q1 3.3V<b class='flag-5'>雙</b><b class='flag-5'>PLL</b><b class='flag-5'>多時鐘發(fā)生器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>

    ?PLL1707/PLL1708 PLL多時鐘發(fā)生器技術(shù)文檔總結(jié)

    PLL1707成本低、鎖相 環(huán)路 (PLL多時鐘發(fā)生器。PLL1707和 PLL1708可以從 27 MHz 生成四個系統(tǒng)
    的頭像 發(fā)表于 09-22 13:57 ?494次閱讀
    ?<b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL1708</b> <b class='flag-5'>雙</b><b class='flag-5'>PLL</b><b class='flag-5'>多時鐘發(fā)生器</b><b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>