chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

你錯了,AD采集用FPGA不是最好的方案!

Tronlong創(chuàng)龍科技 ? 來源:Tronlong創(chuàng)龍科技 ? 作者:Tronlong創(chuàng)龍科技 ? 2025-09-23 15:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

直接說結論:在選擇FPGAARM處理器進行AD數(shù)據(jù)采集時,沒有絕對的“更好”,需根據(jù)具體應用場景的需求來判斷。以下從核心差異、適用場景、優(yōu)缺點等方面對比分析,幫助大家選擇更合適方案。

核心差異:架構與能力

FPGA芯片

本質是“硬件可編程邏輯器件”,由大量可配置的邏輯單元、寄存器、布線資源組成,可通過硬件描述語言(Verilog/VHDL)自定義電路邏輯,實現(xiàn)并行處理。

優(yōu)勢:高速并行數(shù)據(jù)處理、可直接對接高速AD芯片(通過LVDS等高速接口)、時序控制精確(納秒級)、靈活定制采集邏輯(如多通道同步、復雜觸發(fā))。

ARM處理器

是“通用微處理器”,基于馮?諾依曼或哈佛架構,通過運行軟件程序(C/C++ 等)實現(xiàn)功能,本質是串行指令流執(zhí)行。

優(yōu)勢:軟件開發(fā)便捷、集成外設豐富(如UART、SPI、I2C等)、適合處理協(xié)議交互(如網絡傳輸、數(shù)據(jù)解析)、低功耗場景表現(xiàn)更優(yōu)。

適用場景對比

下面從各個需求維度,進行詳細對比分析:

wKgZO2jSSNmAXFbpAAFnuUOTgd4525.png

典型方案選擇

選FPGA的場景

高頻信號采集(如雷達、通信信號、振動分析)、多通道同步數(shù)據(jù)采集(如DAQ卡、示波器)、需要實時硬件預處理(如實時頻譜分析)、對接高速AD 芯片(如16位100MSPS以上)。

選ARM的場景

低速傳感器數(shù)據(jù)采集(如溫濕度、壓力)、單通道/少通道簡單采集(如物聯(lián)網節(jié)點)、需結合網絡傳輸(如WiFi上傳數(shù)據(jù))、低功耗便攜設備(如手持儀器)。

折中方案:ARM+FPGA異構設計

若同時需要多通道/高速采集、靈活協(xié)議處理(如高端數(shù)據(jù)采集卡),可采用“FPGA負責前端AD采集與預處理,ARM負責后端數(shù)據(jù)存儲、協(xié)議交互、波形顯示等”,發(fā)揮兩者優(yōu)勢。

國產并口帶來創(chuàng)新

當下,基于ARM + FPGA架構的AD采集方案,在能源電力、儀器儀表等領域正變得越來越主流,尤其是瑞芯微/全志科技都推出了具備并口的處理器(例如RK3576、RK3506、T536等)之后!瑞芯微的并口叫DSMC,全志科技的并口叫Local Bus。

下圖是創(chuàng)龍科技基于“瑞芯微ARM RK3576 + 紫光同創(chuàng)FPGA PGL25G + 8通道200KSPS國產AD”采集方案的軟件框架圖,ARM和FPGA之間通過DSMC并口進行數(shù)據(jù)高速傳輸。

wKgZPGjSSOOActnIAADl0zZIqcA647.png

FPGA:專注采集控制

FPGA負責控制AD芯片采集8通道AD數(shù)據(jù)。采集過程中,F(xiàn)PGA通過乒乓存儲將AD數(shù)據(jù)實時保存到DRAM,每當數(shù)據(jù)存滿32KByte,就會發(fā)送GPIO中斷,以此通知ARM RTOS進行數(shù)據(jù)讀取,確保采集環(huán)節(jié)不中斷、不延遲。

ARM RTOS:高效搬運數(shù)據(jù)

當ARM RTOS接收到FPGA發(fā)送的GPIO中斷后,會立即通過DSMC并口讀取AD數(shù)據(jù),并將數(shù)據(jù)寫入ARM Linux和ARM RTOS的共享內存中暫存。待數(shù)據(jù)采集完成后,ARM RTOS會通過RPMsg機制向ARM Linux發(fā)送通知,啟動后續(xù)數(shù)據(jù)處理流程。

ARM Linux:智能處理 + 顯示

ARM Linux通過RPMsg接收ARM RTOS的消息后,從共享內存中讀取原始AD數(shù)據(jù),將數(shù)據(jù)轉換為實際電壓值,并通過Qt界面實時顯示波形。

wKgZO2gtTPOAPjlvABEDFO0Y76A865.png

審核編輯 黃宇?

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1653

    文章

    22271

    瀏覽量

    629821
  • AD采集
    +關注

    關注

    1

    文章

    25

    瀏覽量

    14588
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    覺得哪個軟件寫verilog體驗最好?有什么優(yōu)勢?

    覺得哪個軟件寫verilog體驗最好?有什么優(yōu)勢?請在評論區(qū)留言跟大家分享一下吧。
    發(fā)表于 11-10 07:47

    重磅|小眼睛科技醫(yī)療CT圖像采集方案發(fā)布!

    行業(yè)解決方案已經在合作伙伴中規(guī)模量產,方案覆蓋智能航海、音視頻處理、工業(yè)控制、網絡通信等多個不同領域。近日,小眼睛科技基于醫(yī)療CT圖像采集方案重磅發(fā)布,
    的頭像 發(fā)表于 11-03 12:03 ?247次閱讀
    重磅|小眼睛科技醫(yī)療CT圖像<b class='flag-5'>采集</b><b class='flag-5'>方案</b>發(fā)布!

    基于RK3568 + FPGA國產平臺的多通道AD實時采集顯示方案分享

    在工業(yè)控制與數(shù)據(jù)采集領域,高精度的AD采集和實時顯示至關重要。今天,我們就來基于瑞芯微RK3568J+FPGA國產平臺深入探討以下,它是如何實現(xiàn)該功能的。適用開發(fā)環(huán)境如下:Windows開發(fā)環(huán)境
    的頭像 發(fā)表于 03-28 10:11 ?1158次閱讀
    基于RK3568 + <b class='flag-5'>FPGA</b>國產平臺的多通道AD實時<b class='flag-5'>采集</b>顯示<b class='flag-5'>方案</b>分享

    基于易靈思國產FPGA Ti60F225 實現(xiàn)6目同步1080P實時成像系統(tǒng)

    基于FPGA實現(xiàn)單目的采集,并沒有什么難的。 但基于FPGA,實現(xiàn)多目的同步采集→存儲→顯示,就不是那么好做了。
    的頭像 發(fā)表于 03-04 12:00 ?2483次閱讀
    基于易靈思國產<b class='flag-5'>FPGA</b> Ti60F225 實現(xiàn)6目同步1080P實時成像系統(tǒng)

    請問3通道同時數(shù)據(jù)采集,每通道200MHZ,計劃使用ADS4129,能不采用FPGA方案?直接通過DSP接收數(shù)據(jù)嗎?

    如題。請問需要3通道同時數(shù)據(jù)采集,每通道200MHZ,計劃使用3片ADS4129或者ADS4128。可以不采用FPGA方案,直接通過DSP接收數(shù)據(jù)嗎? 研究了C665X系列DSP,UPP的最高速只有75MHZ。能有其他DSP或
    發(fā)表于 01-23 08:35

    ADS1115采集電壓反應不靈敏,也不是連續(xù)變化的,為什么?

    ADS1115 采集電壓反應不靈敏它不是連續(xù)變化的還有參考電壓怎么配置
    發(fā)表于 01-09 06:57

    基于FPGA的GigE Vision相機圖像采集方案設計

    1 概述 GigE Vision是一個比較復雜的協(xié)議,要在FPGA中完全實現(xiàn)具有較大的難度。如果FPGA作為接收端希望實現(xiàn)GigE Vision相機的配置和圖像采集功能,則只需要實現(xiàn)其中小部分功能
    的頭像 發(fā)表于 01-07 09:34 ?1828次閱讀
    基于<b class='flag-5'>FPGA</b>的GigE Vision相機圖像<b class='flag-5'>采集</b><b class='flag-5'>方案</b>設計

    ADS1282做一個采樣率可變的采集器,采樣率切換的過程中出現(xiàn)初始化失敗的情況,怎么解決?

    ADS1282做一個采樣率可變的采集器,在某個采樣率采集一段時間后,采樣率切換為另一個采樣率,在采樣率切換的過程中出現(xiàn)初始化失敗的情況,即實際采樣率不是預先設定的采樣率,SCLK=
    發(fā)表于 01-01 07:14

    LM98640FPGA采集國外評估板遇到的疑問求解

    LM98640FPGA采集國外評估板,動態(tài)計算沒有錯誤,但是模擬輸入信號(正弦波)幅度提高至溢出后采集2M數(shù)據(jù),通過碼概率分布計算DNL值,DNL結果兩頭有兩坨很差的波形,INL也
    發(fā)表于 12-25 07:19

    tlv2548去采集正弦信號,采集出來的信號不對是哪里出了問題?

    小弟最近tlv2548去采集正弦信號,信號電壓范圍0.5-3v。利用FPGA采用是spi總線的方式完成配置,采樣轉換以及讀取,但是采集出來的信號,不對,不知道是我時序的問題還是什么
    發(fā)表于 12-24 06:56

    如果FPGA采集AD1672,如何保障FPGA時鐘同1672時鐘一致?

    第一次這種AD芯片,買了個開發(fā)板,發(fā)現(xiàn),開發(fā)板母板上沒有晶振。請教幾個問題。 1。母板上的時鐘是SCLK作為源時鐘嗎? 2、如果FPGA采集
    發(fā)表于 12-24 06:17

    FPGA采集AFE5801輸出信號,信號波形嚴重畸變的原因?

    FPGA采集AFE5801輸出信號,在chipscope上看到如上圖所示的波形。向AFE5801上的第三和第四通道輸入同一正弦波信號,為什么得到了不同的輸出結果? 另外,有時候上電
    發(fā)表于 12-23 07:43

    使用了5片ADS1675設計5通道采集,最后連接到FPGA,如何實現(xiàn)對ADC輸出做隔離?

    目前,使用了5片ADS1675設計5通道采集,最后連接到FPGA?,F(xiàn)在想對ADC輸出做隔離,而1675輸出由三對差分對,(1)SCLK(2)DOUT(3)DRDY 而時鐘CLK是32M,三倍以后
    發(fā)表于 12-20 13:16

    FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)

    一、系統(tǒng)總體方案設計 為了滿足油田增壓站對數(shù)據(jù)采集的需求,我們設計了一套基于FPGA的多通道數(shù)據(jù)采集與傳輸系統(tǒng)。系統(tǒng)以FPGA作為主控制器,
    的頭像 發(fā)表于 12-09 10:45 ?1184次閱讀
    <b class='flag-5'>FPGA</b>的多通道數(shù)據(jù)<b class='flag-5'>采集</b>傳輸系統(tǒng)

    友思特方案 精析“蟬翼”:FPGA圖像處理方案助力鋰電池高速產線檢測新升級

    為新能源鋰電行業(yè)賦能第二站:FPGA高精度圖像采集與處理解決方案! 薄如蟬翼的鋰電池薄膜材料在高速產線上生產而成,實時檢測并精準分析其質量,依托于友思特FPGA圖像
    的頭像 發(fā)表于 12-04 15:56 ?919次閱讀
    友思特<b class='flag-5'>方案</b>  精析“蟬翼”:<b class='flag-5'>FPGA</b>圖像處理<b class='flag-5'>方案</b>助力鋰電池高速產線檢測新升級