Texas Instruments CDCDB400 4路輸出時鐘緩沖器是一款符合DB800ZL標準的4路輸出LP-HCSL時鐘緩沖器，能夠為PCIe Gen 1-5、QuickPath Interconnect (QPI)、UPI和SAS接口分配參考時鐘。它還可以為采用CC、SRNS或SRIS構架的SATA接口分配參考時鐘。使用SMBus接口和四路輸出使能引腳，可以單獨配置和控制所有四個輸出。CDCDB400是一款DB800ZL衍生緩沖器，符合或超過DB800ZL中的系統(tǒng)參數(shù)規(guī)格。該器件還符合或超過了DB2000Q規(guī)格中的參數(shù)。Texas Instruments CDCDB400采用5mm × 5mm 32引腳VQFN封裝。

數(shù)據(jù)手冊：*附件：Texas Instruments CDCDB400 4路輸出時鐘緩沖器數(shù)據(jù)手冊.pdf

特性

• 四個LP-HCSL輸出，帶可編程集成85Ω（默認）或100Ω差分輸出終端
• 四個硬件輸出使能 (OE#) 控制
• PCIE Gen5濾波后的附加相位抖動：<25fs，RMS（最大值）
• DB2000Q濾波后的附加相位抖動：<38fs，RMS（最大值）
• 支持PCIe Gen 4和Gen 5公共時鐘 (CC) 和單獨參考 (IR) 架構：
  • 與擴頻兼容
• 輸出至輸出偏移：<50ps
• 輸入至輸出延遲：<3ns
• 故障安全輸入
• 可編程輸出轉換率控制
• 三個可選SMBus地址
• 3.3V內(nèi)核和IO電源電壓
• 硬件控制的低功耗模式 (PD#)
• 電流消耗：46mA（最大值）
• 5mm × 5mm、32引腳VQFN封裝

功能框圖

?PCIe Gen7時鐘緩沖技術解析：TI CDCDB400芯片深度剖析?

一、引言

隨著PCIe接口迭代至Gen7標準，時鐘信號的完整性成為系統(tǒng)設計的關鍵挑戰(zhàn)。Texas Instruments推出的?CDCDB400?作為一款DB800ZL兼容的4輸出LP-HCSL時鐘緩沖器，專為PCIe Gen1-7、QPI、SAS等高速接口設計，通過超低附加抖動（最低11.3fs RMS）和靈活配置能力，為服務器、存儲和通信設備提供高可靠性時鐘分配方案。

二、核心特性與技術亮點

1. ?超低抖動性能?
   • 支持PCIe Gen7的嚴苛要求，附加相位抖動僅?11.3fs RMS?（經(jīng)PCIe Gen7濾波器后）。
   • 兼容多代標準：Gen6（16.1fs）、Gen5（25fs）、DB2000Q（38fs）。
2. ?靈活的終端阻抗控制?
   • 集成可編程差分終端電阻，支持?85Ω（默認）或100Ω?阻抗匹配，適應不同板級設計需求。
3. ?高效能輸出管理?
   • 4路獨立LP-HCSL輸出，每通道支持硬件使能（OE#）和SMBus軟件控制。
   • 輸出間偏斜（Skew）<50ps，輸入至輸出延遲<3ns，確保信號同步性。
4. ?低功耗設計?
   • 3.3V供電下最大功耗僅46mA，支持硬件低功耗模式（PD#）。

三、應用場景

CDCDB400廣泛適用于以下領域：

• ?數(shù)據(jù)中心硬件?：微服務器、機架服務器、硬件加速器。
• ?存儲設備?：SAN/HBA卡、NAS。
• ?醫(yī)療成像?：CT/PET掃描儀的時鐘分配。
• ?工業(yè)設備?：加固型筆記本電腦、通信交換機。

四、關鍵設計考量

1. ?布局建議?
   • 電源引腳需就近放置0.1μF去耦電容，降低噪聲干擾。
   • 未使用的輸出引腳可懸空，但建議通過SMBus禁用對應通道以節(jié)能。
2. ?SMBus配置?
   • 通過SADR0引腳設置3級地址（0xD8/0xDA/0xDE），支持多設備并聯(lián)。
   • CAPTRIM寄存器可調(diào)節(jié)輸出壓擺率，補償長走線導致的信號衰減。
3. ?熱管理?
   • 32引腳VQFN封裝（5mm×5mm），結至環(huán)境熱阻35.3°C/W，需確保散熱設計滿足高溫環(huán)境需求。