Texas Instruments用于PCIe^?^ Gen 1至Gen 5的CDCDB803 8輸出時(shí)鐘緩沖器是符合DB800ZL標(biāo)準(zhǔn)的時(shí)鐘緩沖器，用來(lái)為PCIe Gen 1 - 5、QuickPath互連 (QPI)、UPI、SAS和SATA接口分配參考時(shí)鐘。其SMBus接口和八個(gè)輸出使能引腳可實(shí)現(xiàn)所有八個(gè)輸出的單獨(dú)配置和控制。

數(shù)據(jù)手冊(cè)；*附件：Texas Instruments CDCDB803用于PCIe?第1代至第5代的8輸出時(shí)鐘緩沖器數(shù)據(jù)手冊(cè).pdf

TI CDCDB803是一款DB800ZL衍生緩沖器，達(dá)到或超過(guò)DB800ZL規(guī)范中的系統(tǒng)參數(shù)。此外，該緩沖器符合或超出DB2000Q規(guī)范中的參數(shù)。

CDCDB803時(shí)鐘緩沖器采用6mm × 6mm、 48引腳VQFN封裝。

特性

• 8個(gè)LP-HCSL輸出，帶可編程集成85Ω（默認(rèn)）或100Ω差分輸出終端
• 8個(gè)硬件輸出使能 (OE#) 控制
• PCIE Gen5濾波后的附加相位抖動(dòng)：<25fs，RMS（最大值）
• DB2000Q濾波后的附加相位抖動(dòng)：<38fs，RMS（最大值）
• 支持PCIe Gen 4和Gen 5公共時(shí)鐘 (CC) 和單獨(dú)參考 (IR) 架構(gòu)：
  • 與擴(kuò)頻兼容
• 輸出至輸出偏移： <50ps
• 輸入至輸出延遲： <3ns
• 故障安全輸入
• 可編程輸出轉(zhuǎn)換率控制
• 9個(gè)可選SMBus地址
• 3.3V內(nèi)核和IO電源電壓
• 硬件控制的低功耗模式 (PD#)
• 電流消耗：72mA（最大值）
• 6mm × 6mm、48引腳VQFN封裝

系統(tǒng)示意圖

功能框圖

?Texas Instruments CDCDB803 8輸出時(shí)鐘緩沖器數(shù)據(jù)手冊(cè)摘要?

?1. 產(chǎn)品概述?
CDCDB803是德州儀器（TI）推出的DB800ZL兼容型8通道LP-HCSL時(shí)鐘緩沖器，專為PCIe Gen 1至Gen 6、QPI、UPI、SAS和SATA接口設(shè)計(jì)。其核心特點(diǎn)包括：

• ?8路輸出?：支持獨(dú)立硬件使能控制（OE#引腳）和SMBus軟件配置。
• ?低抖動(dòng)性能?：PCIe Gen 6濾波后加性相位抖動(dòng)僅20 fs（RMS最大值），Gen 5為25 fs。
• ?靈活配置?：集成85Ω（默認(rèn)）或100Ω可編程差分終端電阻，支持共時(shí)鐘（CC）和獨(dú)立參考時(shí)鐘（IR）架構(gòu)。
• ?低功耗?：最大電流消耗72 mA，支持硬件低功耗模式（PD#）。

?2. 關(guān)鍵參數(shù)?

• ?電氣特性?：
  • 工作電壓：3.3V ±5%（核心與IO）。
  • 輸入頻率范圍：50–250 MHz，支持200–2300 mV差分峰峰值輸入擺幅。
  • 輸出至輸出偏斜：<50 ps，輸入至輸出延遲：<3 ns。
• ?封裝?：6mm×6mm 48引腳VQFN。

?3. 功能模塊?

• ?控制接口?：通過(guò)SMBus（9個(gè)可選地址）和8個(gè)OE#引腳實(shí)現(xiàn)輸出通道獨(dú)立控制。
• ?保護(hù)機(jī)制?：支持故障安全輸入（Fail-Safe Input），防止未供電時(shí)輸入信號(hào)損壞器件。
• ?輸出調(diào)節(jié)?：
  • 可編程輸出壓擺率（CAPTRIM寄存器）。
  • 終端阻抗可選85Ω或100Ω（OUTSET寄存器）。

?4. 應(yīng)用場(chǎng)景?

• 服務(wù)器（微服務(wù)器、機(jī)架服務(wù)器）、存儲(chǔ)設(shè)備（SAN/NAS）、硬件加速卡及網(wǎng)絡(luò)適配器。

?5. 寄存器與編程?

• ?SMBus接口?：支持字節(jié)/塊讀寫操作，配置輸出使能、阻抗、壓擺率等參數(shù)。
• ?關(guān)鍵寄存器?：
  • OECR1/OECR2：控制輸出通道使能。
  • OERDBK：讀取OE#引腳狀態(tài)。
  • CAPTRIM：調(diào)節(jié)輸出壓擺率。

?6. 設(shè)計(jì)支持?

• 提供AC/DC測(cè)試負(fù)載參考電路（符合Intel DB2000QL標(biāo)準(zhǔn)）。
• 布局指南：建議電源引腳就近放置0.1μF去耦電容，優(yōu)化信號(hào)完整性。