當(dāng)人工智能大模型參數(shù)規(guī)模突破萬億、算力需求呈指數(shù)級增長，傳統(tǒng)基于電子器件的計(jì)算硬件正面臨 “功耗墻” 與 “延遲墻” 的雙重瓶頸。在此背景下，浙江大學(xué)楊建義院士領(lǐng)銜的團(tuán)隊(duì)歷經(jīng)十余年攻關(guān)，成功研發(fā)出集成光電計(jì)算芯片，通過光子替代電子實(shí)現(xiàn)數(shù)據(jù)的高速并行處理，不僅將計(jì)算能效提升 3 個(gè)數(shù)量級，更突破了大規(guī)模計(jì)算硬件的架構(gòu)限制，為全球算力基礎(chǔ)設(shè)施升級提供了 “中國方案”，開啟了計(jì)算硬件從 “電子時(shí)代” 向 “光電子融合時(shí)代” 的范式躍遷。

圖1 大規(guī)模計(jì)算硬件架構(gòu)的不同演進(jìn)階段

?

算力困局：電子計(jì)算的 “雙重天花板”

當(dāng)前，以 GPU 為核心的電子計(jì)算架構(gòu)已逼近物理極限。一方面，電子在導(dǎo)體中傳輸時(shí)的電阻會(huì)產(chǎn)生大量熱量，導(dǎo)致數(shù)據(jù)中心能耗激增 —— 全球數(shù)據(jù)中心年耗電量已占總發(fā)電量的 3%，其中計(jì)算硬件的能耗占比超 60%，且隨著算力需求增長，這一比例仍在攀升；另一方面，電子信號的傳輸速度受限于光速的 1/100，在大規(guī)模數(shù)據(jù)并行處理場景中，延遲問題愈發(fā)突出，例如 AI 大模型訓(xùn)練過程中，數(shù)據(jù)在芯片間的傳輸延遲已占總耗時(shí)的 40% 以上。

在 AI、科學(xué)計(jì)算、量子模擬等大規(guī)模計(jì)算場景中，這一矛盾更為尖銳。以自動(dòng)駕駛為例，車載系統(tǒng)需實(shí)時(shí)處理激光雷達(dá)、攝像頭等數(shù)十路傳感器數(shù)據(jù)，傳統(tǒng)電子芯片的算力與能效已難以滿足毫秒級響應(yīng)需求；而在量子計(jì)算領(lǐng)域，電子器件的噪聲干擾更是制約量子比特規(guī)?；傻年P(guān)鍵障礙。破解這些難題，亟需跳出電子計(jì)算的傳統(tǒng)框架，尋找全新的計(jì)算載體與架構(gòu) —— 光子，憑借高速、低耗、抗干擾的天然優(yōu)勢，成為突破困局的核心方向。

技術(shù)破壁：“光 - 電 - 算” 融合的集成創(chuàng)新

楊建義團(tuán)隊(duì)的集成光電計(jì)算芯片，并非簡單將光子器件與電子芯片疊加，而是通過三維異質(zhì)集成技術(shù)，實(shí)現(xiàn)了 “光信號產(chǎn)生 - 傳輸 - 計(jì)算 - 探測” 全鏈路的芯片級整合，攻克了光子器件微型化、光信號調(diào)控精度、光 - 電協(xié)同優(yōu)化三大世界級難題。

在器件集成層面，團(tuán)隊(duì)創(chuàng)新采用 “硅基光子 + 化合物半導(dǎo)體” 異質(zhì)集成方案：以成熟的硅基 CMOS 工藝為基底，通過晶圓鍵合技術(shù)將銦磷（InP）激光器、鍺（Ge）探測器等關(guān)鍵光子器件與電子控制單元緊密集成，芯片面積僅為傳統(tǒng)分立光學(xué)系統(tǒng)的 1/1000，卻實(shí)現(xiàn)了 1024 路并行光信號處理。這一設(shè)計(jì)既保留了硅基工藝的低成本、高集成度優(yōu)勢，又發(fā)揮了化合物半導(dǎo)體在光信號產(chǎn)生與探測上的高性能特性，解決了 “集成度” 與 “性能” 難以兼顧的行業(yè)痛點(diǎn)。

在計(jì)算架構(gòu)層面，芯片突破了電子計(jì)算的 “馮?諾依曼瓶頸”。傳統(tǒng)電子芯片需在內(nèi)存與運(yùn)算單元間頻繁傳輸數(shù)據(jù)，導(dǎo)致大量能耗與延遲；而該光電計(jì)算芯片通過光脈沖編碼技術(shù)，將數(shù)據(jù)直接加載到光信號上，在傳輸過程中同步完成計(jì)算 —— 例如在矩陣乘法運(yùn)算中，光信號可通過波長、相位的疊加實(shí)現(xiàn)并行計(jì)算，運(yùn)算速度較同規(guī)模 GPU 提升 50 倍以上，且能耗僅為其 1/1000。團(tuán)隊(duì)在實(shí)驗(yàn)中驗(yàn)證，該芯片處理 1024×1024 矩陣乘法時(shí)，耗時(shí)僅 0.3 微秒，能耗低至 0.01 瓦，性能指標(biāo)遠(yuǎn)超當(dāng)前國際同類研究。

更關(guān)鍵的是，團(tuán)隊(duì)解決了光信號調(diào)控精度的難題。通過自主研發(fā)的 “微環(huán)調(diào)制器陣列”，可實(shí)現(xiàn)對光信號相位、幅度的納米級精度控制，確保并行計(jì)算過程中的數(shù)據(jù)準(zhǔn)確性。在 AI 模型推理測試中，該芯片處理 ResNet-50 圖像識(shí)別任務(wù)時(shí)，準(zhǔn)確率達(dá)到 92.3%，與傳統(tǒng)電子芯片持平，卻將能效比提升至 10^4 TOPS/W（每瓦萬億次運(yùn)算），為低功耗邊緣計(jì)算設(shè)備提供了新可能。

場景落地：從 “實(shí)驗(yàn)室” 到 “產(chǎn)業(yè)端” 的跨越

當(dāng)前，楊建義團(tuán)隊(duì)的集成光電計(jì)算芯片已在三大領(lǐng)域?qū)崿F(xiàn)場景化驗(yàn)證，展現(xiàn)出強(qiáng)勁的產(chǎn)業(yè)化潛力：

在AI 大模型訓(xùn)練領(lǐng)域，團(tuán)隊(duì)與國內(nèi)頭部 AI 企業(yè)合作，將光電計(jì)算芯片應(yīng)用于大模型的卷積層運(yùn)算。由于卷積運(yùn)算本質(zhì)是矩陣乘法，恰好匹配光電芯片的并行計(jì)算優(yōu)勢 —— 在處理 10 億參數(shù)模型的卷積操作時(shí)，芯片將單步運(yùn)算耗時(shí)從電子芯片的 2.1 毫秒縮短至 0.04 毫秒，且單卡算力密度達(dá)到 512 PFLOPS（每秒百萬億次浮點(diǎn)運(yùn)算），相當(dāng)于 8 片頂級 GPU 的算力，而能耗僅為其 1/5。這一突破有望大幅降低大模型訓(xùn)練的時(shí)間與成本，推動(dòng)千億、萬億參數(shù)模型向更廣泛場景普及。

在量子計(jì)算控制領(lǐng)域，該芯片的低噪聲特性成為關(guān)鍵優(yōu)勢。量子比特對電磁干擾極為敏感，傳統(tǒng)電子控制電路的噪聲會(huì)導(dǎo)致量子態(tài)失準(zhǔn)；而光信號具有天然的抗電磁干擾能力，團(tuán)隊(duì)將光電計(jì)算芯片用于量子比特的操控與讀出，成功將量子態(tài)操控精度提升至 99.92%，并實(shí)現(xiàn)了 16 個(gè)量子比特的同步控制，為量子計(jì)算機(jī)的規(guī)模化集成提供了核心控制硬件支撐。目前，該技術(shù)已在中科院量子信息實(shí)驗(yàn)室的超導(dǎo)量子實(shí)驗(yàn)平臺(tái)中投入試用。

在邊緣計(jì)算領(lǐng)域，芯片的低功耗特性適配了終端設(shè)備的需求。團(tuán)隊(duì)基于該芯片開發(fā)的邊緣計(jì)算模塊，體積僅為信用卡大小，功耗低至 5 瓦，卻能實(shí)時(shí)處理 4K 視頻流的目標(biāo)檢測任務(wù)，響應(yīng)延遲小于 10 毫秒。該模塊已在智能安防、工業(yè)質(zhì)檢等場景試點(diǎn)應(yīng)用，例如在汽車零部件質(zhì)檢中，可通過高速圖像處理識(shí)別微米級缺陷，檢測效率較傳統(tǒng)設(shè)備提升 3 倍。

產(chǎn)業(yè)影響：重構(gòu)計(jì)算硬件生態(tài)

楊建義團(tuán)隊(duì)的研究成果，不僅是一項(xiàng)技術(shù)突破，更將推動(dòng)計(jì)算硬件產(chǎn)業(yè)的 “范式重構(gòu)”。從產(chǎn)業(yè)鏈上游看，該芯片的量產(chǎn)將帶動(dòng)硅基光子材料、異質(zhì)集成設(shè)備、高精度光調(diào)制器等細(xì)分領(lǐng)域的發(fā)展 —— 例如團(tuán)隊(duì)研發(fā)的微環(huán)調(diào)制器已實(shí)現(xiàn)國產(chǎn)化量產(chǎn)，成本較進(jìn)口產(chǎn)品降低 60%，為國內(nèi)光子器件產(chǎn)業(yè)打開了市場空間。

在產(chǎn)業(yè)協(xié)同層面，該技術(shù)與上海首批中試平臺(tái)形成 “互補(bǔ)共振”。上海光刻膠及原材料中試平臺(tái)可為本芯片的硅基光子器件提供關(guān)鍵材料支撐，新型儲(chǔ)能中試平臺(tái)則能為光電計(jì)算數(shù)據(jù)中心的高效供能提供解決方案，這種跨區(qū)域、跨領(lǐng)域的技術(shù)協(xié)同，正加速構(gòu)建 “光電子計(jì)算 - 核心材料 - 儲(chǔ)能支撐” 的完整產(chǎn)業(yè)生態(tài)。

從全球競爭視角看，該芯片使我國在光電計(jì)算領(lǐng)域?qū)崿F(xiàn) “從跟跑到領(lǐng)跑” 的跨越。此前，美國、歐盟已將光電計(jì)算列為重點(diǎn)研發(fā)方向，斯坦福大學(xué)、IBM 等機(jī)構(gòu)均在推進(jìn)相關(guān)研究，但楊建義團(tuán)隊(duì)的芯片在集成度、能效比、場景適配性上已實(shí)現(xiàn)國際領(lǐng)先 —— 在 2024 年國際光子計(jì)算大會(huì)上，該芯片獲評 “年度突破性技術(shù)”，成為首個(gè)獲此殊榮的中國研發(fā)成果。

未來展望：走向 “全光計(jì)算” 的下一代架構(gòu)

盡管已取得顯著突破，楊建義團(tuán)隊(duì)仍在向更高目標(biāo)邁進(jìn)。團(tuán)隊(duì)計(jì)劃在未來 3 年內(nèi)實(shí)現(xiàn) “三個(gè)升級”：一是將芯片的并行光信號路數(shù)從 1024 路提升至 4096 路，進(jìn)一步提升大規(guī)模計(jì)算能力；二是開發(fā) “光 - 電 - 存” 一體化架構(gòu)，通過集成光存儲(chǔ)單元，徹底消除數(shù)據(jù)傳輸延遲；三是推動(dòng)芯片制程從 130nm 升級至 28nm，降低量產(chǎn)成本，目標(biāo)是將單芯片價(jià)格控制在千元以內(nèi)，滿足消費(fèi)電子、工業(yè)控制等大眾市場需求。

更長遠(yuǎn)來看，該團(tuán)隊(duì)的研究為 “全光計(jì)算” 奠定了基礎(chǔ)。隨著光子器件集成度的提升、光計(jì)算算法的優(yōu)化，未來有望實(shí)現(xiàn)完全基于光子的計(jì)算架構(gòu)，徹底擺脫電子器件的限制，為算力需求的無限增長提供可能。正如楊建義院士所言：“光電計(jì)算不是對電子計(jì)算的替代，而是融合與超越 —— 它將開啟一個(gè)‘算力無極限、能耗可感知’的新時(shí)代?！?/p>

當(dāng)集成光電計(jì)算芯片逐步應(yīng)用于數(shù)據(jù)中心、量子計(jì)算機(jī)、智能終端，我們看到的不僅是計(jì)算硬件的性能躍升，更是一場關(guān)乎算力基礎(chǔ)設(shè)施、產(chǎn)業(yè)生態(tài)、全球競爭格局的深刻變革。浙江大學(xué)楊建義團(tuán)隊(duì)的探索，正以技術(shù)創(chuàng)新為筆，書寫著中國在全球高端制造領(lǐng)域的 “范式躍遷” 故事，為世界算力難題提供了 “中國答案”。

來源：半導(dǎo)體芯科技

審核編輯 黃宇