PWM DAC以其一貫的簡易性而在設計師的心目中占有一席之地，但響應時間慢和PWM紋波問題卻限制了其使用價值和設計潛能。抑制PWM紋波的常用方法是使用RC低通濾波器，但它永遠無法完全消除紋波，并且會使輸出穩(wěn)定時間極其緩慢。

利用PWM紋波固有的周期性特性，它在VC1 波形的任何同步選擇點處都具有完全相同的電壓，因此，如果VC1 被同步采樣，比如通過圖1的模擬開關S1和傳輸電容C2，然后保持（也就是采樣-保持），即可通過C3產(chǎn)生輸出電壓Vout，那么無論VC1的AC分量有多大，其結果都將是平滑的無紋波Vout。

此外，由于同步采樣消除了紋波，與RC1時間常數(shù)的長短無關，所以RC1可以非常短。這可以顯著降低穩(wěn)定時間，其中 RC1 =100 μs = Tc = PWM周期，不到15?Tc = 1.5 ms即可達到穩(wěn)定（8位精度）。但是，就像所有的好東西一樣，我們知道它也必然有一定的局限。因此，現(xiàn)在問題就變成：RC1能夠在多短的時間內(nèi)與適當?shù)腄AC功能保持一致，以及有哪些設計因素導致了其局限性？

仔細觀察VC1波形可以得出答案：Vout是采樣的電壓，它不是通過VC1的平均值、而是通過紋波最大值計算得出。因此：我們用DAC Vout函數(shù)對非線性部分求和，使得DAC傳遞函數(shù)也呈非線性，從而導致積分非線性（INL）誤差，對于圖2中示例電路的常數(shù)，誤差可能達到滿量程的8.3％。對于許多應用來說，這么大的INL誤差是不可接受的。幸運的是，有一個簡單的（軟件）修復：對DAC設置進行數(shù)字預加重。

如果我們更改Tp：那么，Vripple 項將從Vout中消失，8位INL即可恢復。

值得一提的是，可選的Vs和S2通過精確的基準參考 （Vs）產(chǎn)生RC1輸入波形，從而避免了在Vout電壓上疊加邏輯電源的噪聲和惡意調(diào)制（疊加到PWM邏輯信號上）。當然，如果你的應用對精度要求不高，也可以省略這些。讓R直接與PWM信號相連即可。

正如我一開始所說的，一貫的簡易性是PWM DAC的主要魅力之一！