PCB設計紛繁復雜，各種意料之外的因素頻頻來影響整體方案的達成，如何能馴服性格各異的零散部件？怎樣才能畫出一份整齊、高效、可靠的PCB圖？

經(jīng)過上期文章的介紹，想必大家都已經(jīng)對PCB布局設計的部分有了充分的了解。（錯過上期文章的朋友請戳這里：《【設計經(jīng)驗】PCB設計規(guī)范（上）》），本篇文章將為您詳細解析“排線的秘訣”。

PCB的排線工作，千變?nèi)f化終究不過是為了一個簡單的目標——盡量減少不必要的干擾。為了這個目標，機智的工程師們幾乎什么事都能做的出來，讓我們來逐條分析。

一、方向、長度與倒角

當我們開始布線，就應該步步為營了?？此破降姆较?、長度或者是倒角，都是殺機重重。方向來說，相鄰層的走線方向要成正交結構（如下圖），若不這樣做煩人的層間竄擾必將成為你的心腹大患。但如果你的板結構限制了你不能這么做，那么你可以考慮用地平面隔離各布線層，用地信號線隔離各信號線。

而在長度上來說，盡量短的布線可以有效減少干擾發(fā)生的概率，對于一些重要信號線，如時鐘線，將其振蕩器放在離器件很近的地方無疑是個明智的決定。而對驅(qū)動多個器件的情況，應根據(jù)具體情況決定采用何種網(wǎng)絡拓撲結構。而在倒角方面應避免產(chǎn)生銳角和直角， 產(chǎn)生不必要的輻射的同時也會降低工藝性能。

針對高頻信號設計而言， 布線長度應保證不得與其波長成整數(shù)倍關系， 以免產(chǎn)生諧振現(xiàn)象。

二、防止天線效應的發(fā)生

作為一個電信號左沖右突的場景，稍有不慎就可能導致天線效應，帶來豐富的干擾。這種情況無疑是需要被避免的，那么哪些情況會導致天線效應呢？浮空的布線、環(huán)面積大的回路、孤立的銅區(qū)（死銅）。

有些新手工程師可能會想當然的在空白區(qū)域鋪上一大片孤立的銅區(qū)來增強PCB的強度和輔助散熱，但這樣做的隱患還是很大的。并不建議這樣來做。而在設計多層板時，信號線在不同層間也可能形成自環(huán)成為天線。設計時應盡力避免。

三、匹配的秘密

山花對海樹，赤日對蒼穹，凡事都應當講究個匹配才能相得益彰。PCB的設計同樣是如此，在設計PCB時要盡量選擇匹配相同的線寬來保證阻抗的連續(xù)，在某些復雜的情況下增加終端電阻來保證阻抗匹配也是常見的做法。

為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法， 所選擇的匹配方法與網(wǎng)絡的連接方式和布線的拓樸結構有關。

1、對于點對點（一個輸出對應一個輸入） 連接， 可以選擇始端串聯(lián)匹配或終端并聯(lián)匹配。

2、對于點對多點（一個輸出對應多個輸出） 連接， 當網(wǎng)絡的拓樸結構為菊花鏈時，應選擇終端并聯(lián)匹配。當網(wǎng)絡為星型結構時，可以參考點對點結構。星形和菊花鏈為兩種基本的拓撲結構, 其他結構可看成基本結構的變形, 可采取一些靈活措施進行匹配。

在實際操作中要兼顧成本、 功耗和性能等因素， 一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。

為了滿足驅(qū)動電路電流的變化，避免耦合干擾，去耦電阻的匹配也是十分重要的，尤其是使用雙層板，去藕電容的布局及電源的布線方式將直接影響到整個系統(tǒng)的穩(wěn)定性。

四、做一個有層次的工程師

為了防止不同工作頻率的模塊之間的互相干擾，在縮短高頻部分布線長度的同時，器件也應當保持分層/分區(qū)走線。對于導通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。

對一些特別重要，頻率特別高的信號，如時鐘信號，同步信號；應該考慮領導干部特殊化，采用銅軸電纜屏蔽結構設計，即將所布的線上下左右用地線隔離而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。

而不同電源層在空間上要避免重疊。 這樣可以減少不同電源之間的干擾， 特別是一些電壓相差很大的電源之間， 電源平面的重疊問題一定要設法避免， 難以避免時可考慮中間隔地層。

五、尺寸的經(jīng)驗

前面的種種，均是定性的來說明PCB走線時應該注意的要點。定量的來看走線問題那么主要有以下幾點：

1、3W原則

為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達到98%的電場不互相干擾，可使用10W的間距。

2、20H原則

為防止板邊幅射，在設計時應將電源層內(nèi)縮。以一個H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi)；內(nèi)縮100H則可以將98%的電場限制在內(nèi)。

3、走線的分枝長度控制規(guī)則

盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。

嵌入式技術是致遠電子成長與發(fā)展的核心競爭力，我們自2001年從8位單片機方案設計開始，逐步掌握ARM7、ARM9、Cortex-A7、A8、A9、M7等ARM體系的處理器應用技術，擁有全系列的工業(yè)級ARM核心板與工控機。同時，基于對嵌入式技術的理解與積累，我們自主研發(fā)下一代軟件開發(fā)平臺－Aworks實時操作系統(tǒng)，幫助用戶基于穩(wěn)定的軟硬件平臺快速實現(xiàn)產(chǎn)品開發(fā)。