中國廣州，2018年7月23日，廣東高云半導(dǎo)體科技股份有限公司（以下簡稱“高云半導(dǎo)體”）今日宣布：高云半導(dǎo)體發(fā)布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的軟硬件設(shè)計一體化開發(fā)平臺。

高云半導(dǎo)體軟硬件設(shè)計一體化開發(fā)平臺，是基于GW1NS-2 FPGA-SoC 所提供的多種固定或可配置的設(shè)備模型庫以及與設(shè)備相匹配的軟件驅(qū)動器庫，使硬件設(shè)計工具與軟件設(shè)計工具相結(jié)合，從而支持GW1NS-2 FPGA-SoC的硬件架構(gòu)設(shè)計和內(nèi)嵌微處理器的軟件編譯/并接/查錯（Compile、Link、In-Circuit-Emulation/Debug)等功能；并支持ARM-MDK 與GNU兩套軟件設(shè)計工具。

與傳統(tǒng)FPGA只包含可編程邏輯單元不同，高云半導(dǎo)體GW1NS-2作為一款真正微型化的FPGA-SoC系統(tǒng)芯片，除可編程邏輯單元之外，其內(nèi)嵌了ARM Cortex-M3微處理器，以及作為微處理器固定外設(shè)的儲存器Block-RAM、閃存FLASH、ADC及USB-2.0 PHY，因而，GW1NS-2 FPGA-SoC系統(tǒng)芯片的應(yīng)用設(shè)計兼具軟、硬件設(shè)計流程。

通過高云半導(dǎo)體提供的軟硬件設(shè)計一體化開發(fā)平臺，GW1NS-2應(yīng)用設(shè)計的FPGA構(gòu)架硬件設(shè)計與嵌入式微處理器軟件設(shè)計，兩者有機無縫的結(jié)合在一起，具體如圖1所示，從而能夠大幅提高用戶設(shè)計的效率。

圖1 GW1NS-2 FPGA-SoC的應(yīng)用設(shè)計結(jié)合軟硬件設(shè)計流程

所謂FPGA-SoC系統(tǒng)，即是利用FPGA可編程的優(yōu)勢，將用戶在不同應(yīng)用場景所需要的非固定接口與外設(shè)，由只需要1.7KLUT邏輯內(nèi)的低密度FPGA可編程邏輯單元來編程實現(xiàn)，配置成特定內(nèi)嵌CPU的設(shè)備，直接將CPU數(shù)據(jù)處理功能結(jié)合入微型化低密度FPGA，極大地拓展了FPGA芯片系統(tǒng)化應(yīng)用的深度和廣度。

FPGA構(gòu)架硬件設(shè)計從電路RTL（Verilog或VHDL）開始，經(jīng)邏輯綜合工具成電路網(wǎng)表，然后配置上電路設(shè)計的物理約束與時序約束，再經(jīng)高云云源軟件布局布線，通過靜態(tài)時序分析和電路設(shè)計布局往復(fù)調(diào)整之后，成為硬件二進制比特流文檔，最后經(jīng)云源軟件編程器下載入GW1NS-2 FPGA-SoC 進行硬件的編程。

FPGA-SoC的設(shè)計目的是將GW1NS-2內(nèi)嵌的FPGA配置成內(nèi)嵌微處理器（CPU）的物理設(shè)備。嵌入式微處理器軟件設(shè)計可從安裝在個人電腦（PC）上的軟件設(shè)計工具（Compiler、Linker、Debugger）開始，編寫C語言軟件程序，然后編譯成軟件二進制文檔，經(jīng)軟件設(shè)計工具下載入連接嵌入式微處理器的儲存器之中。器件上電后，嵌入式微處理器會自動從儲存器當(dāng)中讀出并執(zhí)行軟件程序，按軟件程序命令調(diào)用內(nèi)嵌FPGA內(nèi)已配置好的物理設(shè)備以及嵌入式微處理器附帶固定物理設(shè)備，并處理數(shù)據(jù)，完成電路軟硬件設(shè)計功能。

“高云半導(dǎo)體提供面向市場自主研發(fā)的新一代 FPGA 硬件開發(fā)環(huán)境，支持GW1NS系列FPGA 產(chǎn)品，”高云半導(dǎo)體首席技術(shù)官宋寧博士說道，“能夠完成FPGA綜合、布局、布線、產(chǎn)生數(shù)據(jù)流文件及下載等一站式工作。”

“高云半導(dǎo)體 GW1NS-2 FPGA-SoC芯片的軟硬件設(shè)計一體化開發(fā)平臺，就是在新一代 FPGA 硬件開發(fā)環(huán)境的基礎(chǔ)上，有機無縫地接入嵌入式微處理器軟件設(shè)計流程, 使之成為一個一站式的整體設(shè)計平臺”，高云半導(dǎo)體軟核研發(fā)部門負責(zé)人高級經(jīng)理高彤軍先生介紹，“從而縮短顧客從概念到成品的過程，最大化，最優(yōu)化地發(fā)揮基于GW1NS-2微型FPGA-SoC所設(shè)計的顧客應(yīng)用產(chǎn)品之優(yōu)勝特性”。