SAR ADC與Sigma Delta ADC有什么不一樣？
sigma-deltaadc的原理，就是通過一種結構把量化噪聲調制到頻譜的高端，也即對量化噪聲而言，sdm是一個高通濾波器，而對基帶信號則等價為一個全通濾波器，這樣等價的基帶信號的量化噪聲就很小了，就可以得到很高的信噪比。
sdm（sigma-deltamodulator）adc的弱點在于它很難做得快，因為一般的過采樣率要求至少16倍，多bit的話（16b），一般都需要32倍（因具體系統(tǒng)結構不同會有較大的變化），這樣一個2M的信號帶寬就需要64M的采樣頻率，這樣對ota的要求(dcgain和gbw)也會很高。
sdmadc的另外一個好處是可以減少對ad前端的anti-aliasfilter的要求。
精度方面sigma-delta算是很厲害的角色，但是也不能忽略SAR的存在，速度和精度綜合考慮的話，SAR更優(yōu)一些，大部分的sigma-delta都應用在語音處理領域，因為采樣頻率要求不是很高。
從速度、精度和功耗綜合考慮，SAR有可能優(yōu)于Sigma-Delta
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
濾波器
+關注
關注
162文章
8206瀏覽量
184010 -
adc
+關注
關注
100文章
6812瀏覽量
552039 -
噪音
+關注
關注
1文章
170瀏覽量
24365
發(fā)布評論請先 登錄
相關推薦
熱點推薦
為什么在“PWM Adc Dma 344 S32CT”示例中使用ISR塊來讀取dma adc通道？
DMA 模式的 ADC1組的數據，它使用硬件中斷塊作為墻，就像在中斷模式下配置的 ADC2組一樣。
我的問題是為什么使用這個塊，以及是否有必要讀取
發(fā)表于 04-08 06:39
SAR ADC的工作過程和關鍵指標
逐次逼近型模數轉換器（Successive Approximation Register ADC，簡稱SAR ADC）是模擬-數字轉換器（ADC）的
用單片機的SPI控制ADS1191，發(fā)送命令寫寄存器后讀取相應寄存器的值就不一樣，而且每次讀出來的都不一樣，為什么？
現(xiàn)用單片機的SPI控制ADS1191，使用內置晶振時鐘，發(fā)送命令寫寄存器后，再讀取相應寄存器的值就不一樣，而且每次讀出來的都不一樣，設置讓CLK腳在起振后輸出時鐘信號，示波器也測不到相應的時鐘信號，請給予提示，已經停在這2天了。。。。。。
發(fā)表于 01-23 08:38
多路采集的空測試值，為什么不裝傳感器的時候每一個原點值不一樣？
一個8路采集項目，壓力采集都沒有問題，現(xiàn)在問題是不裝傳感器的時候每一個原點值不一樣，比如說有4路是10000，有4路是80000，這個是什么
發(fā)表于 12-27 10:45
想做一個采集設備，請問選用什么樣的ADC和DAC合適？
想做一個采集設備，采集信號為4-20mA，1到5V DC ,0-10VDC ,三種信號，要求精度不低于0.1%，刷新率為 25ms。在做一個輸出 4-20mA，1到5V DC ,0-10VDC ，請問選用什么樣的
發(fā)表于 12-17 08:16
請問為ADC選Driver主要要看哪幾項技術指標呢？
我的項目中需要為ADC選一款驅動器，目前我的ADC準備采用ADS1259，看到有一款差分放大器THS4551，其中的Application
發(fā)表于 12-16 06:00
【「從算法到電路—數字芯片算法的電路實現(xiàn)」閱讀體驗】+第九章sigma delta adc閱讀與分享
本章介紹了sigma delta adc的硬件實現(xiàn)，ADC是嵌入式開發(fā)中絕對很基礎重要的一個模塊，而si
發(fā)表于 11-20 13:58
用一個esp32采集三個ads1256數據，讀取到的數據噪音很大，然后每個adc的噪音水平還不一樣，為什么？
，然后每個adc的噪音水平還不一樣，是什么原因呢？
有測過信號線的波形
這個miso是不是不太正常
還有如果想更換通訊方式的話，這個ads1256能直接接RS485總線嗎，有沒有相關的參考資料，求求啦，真的很需要幫助
發(fā)表于 11-20 06:40
驅動流水線型ADS5500 ADC的運放電路抗混疊RC阻容設計是否與SAR ADC一樣的呢？
由于使用流水線型ADC ADS5500,驅動流水線型ADS5500 ADC的運放電路抗混疊RC阻容設計是否與SAR ADC一樣的呢。觀看T
發(fā)表于 11-18 07:22
關于使用Delta-Sigma ADS1278遇到的疑問求解答
Delta-Sigma ADC模擬輸入范圍在±2.7V以內，這樣外圍電路只考慮阻抗匹配問題和抗混疊問題。
3.重新選型，新器件Delta-Sigma ADC模擬輸入范圍在±2.7V以內
發(fā)表于 11-15 07:45
adc的分類及特點
Approximation ADC） 雙積分型ADC（Dual Slope ADC） 流水線型ADC（Pipeline ADC） Flas
delta-sigma DAC的過采樣率是如何確定的？
最近因為要設計音頻相關的軟件，處理DSD問題，發(fā)現(xiàn)一個問題：
sigma-delta ADC 中，bit流產生來自于模擬的sigma-delta調制器。至于后面的抽取和濾波都搞明白
發(fā)表于 10-28 06:30
TLV320AIC3106高功率輸出配置，配置時輸出增益設置不一樣，為什么？
codec的HPLOUT 、HPLCOM，輸出波形幅值一致，本人不理解，因為配置時輸出增益設置不一樣。好像設置沒有起到任何作用。
還有就是，在配置寄存器過程中寄存器配置的值一樣但是順序不一樣
發(fā)表于 10-24 06:58
工商網監(jiān)
評論