Vishay Semicductors SiC653A 50A VRPower^?^ 集成功率級(jí)針對(duì)同步降壓應(yīng)用進(jìn)行了優(yōu)化，可提供大電流、高效率和高功率密度。Vishay Semiconductors SiC653A采用緊湊型5mm x 5mm MLP封裝，可讓穩(wěn)壓器每相提供高達(dá)50A的持續(xù)電流。SiC653A采用Vishay的第四代TrenchFET MOSFET技術(shù)，最大限度地降低了開(kāi)關(guān)和傳導(dǎo)損耗，從而實(shí)現(xiàn)了卓越的性能。其先進(jìn)的柵極驅(qū)動(dòng)器IC包括大電流驅(qū)動(dòng)能力、自適應(yīng)死區(qū)時(shí)間控制、集成自舉肖特基二極管、用于溫度監(jiān)控的熱警告 (THWn) 和零電流檢測(cè)，以提高輕載效率。該驅(qū)動(dòng)器支持三態(tài)脈寬調(diào)制 (PWM)、3.3V和5V 邏輯，并與各種PWM控制器兼容。

數(shù)據(jù)手冊(cè)；*附件：Vishay Semiconductors SiC653A 50 A VRPower?集成功率級(jí)數(shù)據(jù)手冊(cè).pdf

特性

• 熱增強(qiáng)型PowerPAK^?^ MLP55-31L封裝
• 第五代MOSFET技術(shù)和集成肖特基二極管的低側(cè)MOSFET
• 提供超過(guò)50A的持續(xù)電流、70A峰值電流 (10ms) 和100A峰值電流 (10μs)
• 95% 峰值效率
• 高達(dá) 1.5 MHz 的高頻操作
• 優(yōu)化用于12V輸入級(jí)的功率MOSFET
• 3.3V和5V PWM邏輯，具有三態(tài)和保持功能
• 零電流檢測(cè)控制功能，可提高提高輕負(fù)載效率
• 低 PWM 傳播延遲(<20 ns)
• 熱監(jiān)控標(biāo)志
• 欠壓閉鎖保護(hù)
• 應(yīng)用包括CPU、GPU和內(nèi)存的多相VRD

典型應(yīng)用

基于Vishay SiC653A數(shù)據(jù)手冊(cè)的技術(shù)解析與應(yīng)用指南

一、產(chǎn)品核心特性與技術(shù)創(chuàng)新

1. ?高電流密度與功率集成?

• ?電流能力?：支持50 A連續(xù)電流（每相），峰值電流達(dá)70 A（10 ms）及100 A（10 μs），適用于多相并聯(lián)的CPU/GPU供電場(chǎng)景。
• ?封裝技術(shù)?：采用5 mm × 5 mm MLP55-31L PowerPAK?封裝，通過(guò)熱增強(qiáng)設(shè)計(jì)將結(jié)到環(huán)境熱阻（θJA）降至10.6 °C/W。
• ?半導(dǎo)體工藝?：內(nèi)部功率MOSFET基于第五代TrenchFET?技術(shù)，顯著降低開(kāi)關(guān)與導(dǎo)通損耗。

2. ?智能化驅(qū)動(dòng)與保護(hù)功能?

• ?集成門極驅(qū)動(dòng)IC?：兼容3.3 V/5 V PWM邏輯與三態(tài)控制，集成自舉肖特基二極管。
• ?自適應(yīng)死區(qū)控制?：通過(guò)監(jiān)測(cè)高邊（GH）與低邊（GL）門極電壓動(dòng)態(tài)調(diào)整死區(qū)時(shí)間，避免直通風(fēng)險(xiǎn)。
• ?多重保護(hù)機(jī)制?：
  • ? 欠壓鎖定（UVLO） ?：在VDRV低于3.1 V時(shí)關(guān)閉驅(qū)動(dòng)，確保系統(tǒng)安全啟動(dòng)。
  • ? 熱警告標(biāo)志（THWn） ?：當(dāng)結(jié)溫超過(guò)160 °C時(shí)觸發(fā)開(kāi)漏輸出，需外接控制器決策關(guān)斷。
  • ? 零電流檢測(cè)（ZCD） ?：輕載時(shí)通過(guò)ZCD_EN#引腳切換至二極管仿真模式（DCM），提升效率。

二、關(guān)鍵電氣參數(shù)與性能曲線解析

1. ?效率與功率損耗特性?

• ?峰值效率?：在12 V輸入、1.8 V輸出條件下可達(dá)95 %（圖6）。
• ?損耗分布?：
  • 開(kāi)關(guān)頻率1 MHz時(shí)總損耗約7 W（輸出電流50 A）（圖7）。
  • 損耗隨輸入電壓升高而增加（圖8），需優(yōu)化輸入濾波設(shè)計(jì)。

2. ?驅(qū)動(dòng)與邏輯電平兼容性?

• ?PWM閾值?：
  • 上升沿閾值：2.45 V（典型值）
  • 下降沿閾值：0.9 V（典型值）
  • 三態(tài)電壓范圍：1.8 V（典型值）
• ?傳播延遲?：
  • 高邊關(guān)斷延遲：< 15 ns
  • 低邊開(kāi)啟延遲：< 12 ns

三、功能模塊深度剖析

1. ?PWM三態(tài)工作機(jī)制?

• ? 雙態(tài)邏輯（H/L） ?：PWM高于2.45 V時(shí)開(kāi)啟高邊MOSFET，低于0.9 V時(shí)開(kāi)啟低邊MOSFET。
• ?三態(tài)邏輯?：當(dāng)控制器PWM輸出呈高阻態(tài)時(shí)，若持續(xù)時(shí)間超過(guò)維持時(shí)間（tTSHO），則同時(shí)關(guān)閉高邊與低邊MOSFET，避免電感振鈴導(dǎo)致的負(fù)壓振蕩。

2. ?自舉電路與供電設(shè)計(jì)?

• ?集成 bootstrap 二極管?：僅需外接電容（推薦0402封裝）即可生成高邊驅(qū)動(dòng)電壓。
• ?VDRV去耦?：需在引腳29（VDRV）與引腳28（PGND）間并聯(lián)2.2 μF陶瓷電容，抑制門極噪聲耦合。

3. ?散熱管理與故障響應(yīng)?

• ?熱警告閾值?：
  • 標(biāo)志置位：結(jié)溫 > 160 °C
  • 標(biāo)志清除：結(jié)溫 < 135 °C
• ?熱增強(qiáng)布局?：在VIN與PGND焊盤添加Φ8 mil熱 relief 過(guò)孔，利用內(nèi)層銅箔散熱。

四、PCB布局核心準(zhǔn)則

1. ?電源層與去耦優(yōu)化?

• ?VIN/PGND平面?：采用重疊平面設(shè)計(jì)，多層陶瓷電容（1210/0805/0603/0402）需緊靠器件引腳布局，小容量電容（如0402）應(yīng)最接近VIN引腳。
• ?高頻環(huán)路控制?：VSWH覆銅區(qū)域需最小化，避免噪聲輻射。

2. ?信號(hào)完整性保護(hù)?

• ?控制信號(hào)路由?：PWM、ZCD_EN#、DSBL#等信號(hào)線需遠(yuǎn)離功率節(jié)點(diǎn)（如VSWH），推薦在內(nèi)層布線并用地平面屏蔽。

3. ?多相并聯(lián)布局示例?

• ?6相拓?fù)?/strong>?（圖28-29）：所有SiC653A沿X軸緊湊排列，電感緊貼模塊輸出端。高電流路徑（VIN、VSWH、VOUT、PGND）采用全層覆銅并聯(lián)，降低阻抗與熱阻。

五、典型應(yīng)用場(chǎng)景與選型建議

1. ?適用領(lǐng)域?

• 服務(wù)器CPU/GPU多相穩(wěn)壓器（VRD）
• 高性能計(jì)算與網(wǎng)絡(luò)設(shè)備電源
• 工業(yè)自動(dòng)化大電流直流轉(zhuǎn)換

2. ?型號(hào)對(duì)比?