DAC3484是非常低功耗、高動(dòng)態(tài)范圍、四通道、16位 采樣率高達(dá)1.25 GSPS的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器（DAC）。

該設(shè)備包含簡(jiǎn)化復(fù)雜發(fā)射架構(gòu)設(shè)計(jì)的功能： 2×到16×的數(shù)字插值濾波器，具有超過(guò)90dB的阻帶衰減，簡(jiǎn)化了數(shù)據(jù) 界面和重建濾鏡。獨(dú)立的復(fù)雜混頻器允許靈活的載波布置。 高性能低抖動(dòng)時(shí)鐘倍增器簡(jiǎn)化了設(shè)備的時(shí)鐘管理，無(wú)需 對(duì)動(dòng)態(tài)范圍有重大影響。數(shù)字正交調(diào)制器校正（QMC）使得 直接通道間增益、偏移、相位和群延遲的完整 IQ 補(bǔ)償 上轉(zhuǎn)換應(yīng)用。
*附件：dac3484.pdf

數(shù)字?jǐn)?shù)據(jù)通過(guò)16位LVDS數(shù)據(jù)總線輸入到設(shè)備，芯片內(nèi) 終止。該設(shè)備包含先進(jìn)先出（FIFO）、數(shù)據(jù)模式檢查器和奇偶校驗(yàn)，以簡(jiǎn)化輸入 接口。該接口還支持多設(shè)備的完整同步。

該裝置被表征為在整個(gè)工業(yè)溫度范圍內(nèi)的工作 范圍為–40°C至85°C，采用非常小巧的88針9x9毫米WQFN封裝或196針12×12毫米NFBGA封裝 包。

功率極低，體積小，串?dāng)_性能優(yōu)越，動(dòng)態(tài)范圍高，以及 DAC3484非常適合擁有多發(fā)射通道的系統(tǒng)。

特性

• 極低功率：1.27瓦，1.25 GSPS，完全
  工作條件
• 多DAC同步
• 可選2倍、4倍、8倍、16倍插值濾鏡
  • 阻帶衰減>90 dBc
• 靈活片上復(fù)雜混音
  • 兩臺(tái)獨(dú)立精細(xì)混音器與32位
    士官
  • 節(jié)能粗?jǐn)嚢杵鳎骸?n×Fs/8
• 高性能、低抖動(dòng)時(shí)鐘倍增
  PLL
• 數(shù)字I和Q校正
  • 增益、相位、偏移和群延遲
    校正
• 數(shù)字逆辛濾波器
• 靈活的16位LVDS輸入數(shù)據(jù)總線
  • 8 樣本輸入FIFO
  • 數(shù)據(jù)模式檢查器
  • 奇 偶 校驗(yàn)
  • GC5330兼容
• 溫度傳感器
• 差分可擴(kuò)展輸出：10 mA 至 30 mA
• 多種封裝選項(xiàng)：88針9×9毫米WQFN
  和196針12毫米×12毫米NFBGA（
  綠色/無(wú)電池）
  參數(shù)
  
  方框圖

DAC3484 是德州儀器（TI）推出的高集成度四通道數(shù)模轉(zhuǎn)換器，最高采樣率達(dá) 1.25 GSPS，具備靈活插值濾波、復(fù)雜混頻、正交調(diào)制校正（QMC）等功能，采用低功耗設(shè)計(jì)（1.27W@1.25 GSPS），適用于蜂窩基站、分集發(fā)射、寬帶通信等高速寬帶傳輸場(chǎng)景，支持多設(shè)備同步與嚴(yán)苛工業(yè)環(huán)境部署。

一、芯片基礎(chǔ)信息與核心特性

1. 基礎(chǔ)規(guī)格

• 型號(hào)與文檔信息 ：文檔編號(hào) SLAS749E，2011 年 3 月發(fā)布、2015 年 11 月修訂；支持多封裝選項(xiàng)（88 引腳 9mm×9mm WQFN、196 引腳 12mm×12mm NFBGA），均為無(wú)鉛環(huán)保封裝，MSL 等級(jí) 3，峰值回流焊溫度 260°C。
• 供電與溫度 ：模擬電源（AVDD/PLLAVDD/IOVDD）3.3V，核心電源（DACVDD/DIGVDD/CLKVDD/VFUSE）1.2V；工作溫度 - 40°C 至 85°C，結(jié)溫最高 150°C，滿足寬溫工業(yè)應(yīng)用需求。
• 散熱與可靠性 ：WQFN 封裝結(jié)到環(huán)境熱阻 22.1°C/W，NFBGA 封裝 37.6°C/W；底部裸露焊盤(pán)需焊接至 PCB 接地平面；ESD 防護(hù)等級(jí) HBM±2000V、CDM±500V，符合 RoHS 標(biāo)準(zhǔn)。

2. 核心性能指標(biāo)

• 分辨率與輸出 ：16 位分辨率，無(wú)失碼；差分電流輸出，滿量程電流 10mA-30mA 可調(diào)；輸出阻抗 300kΩ，輸出電容 5pF，輸出合規(guī)電壓范圍 - 0.5V 至 AVDD+0.5V。
• 采樣與動(dòng)態(tài)性能 ：最高采樣率 1.25 GSPS；SFDR 典型值 82dBc（20MHz 輸出），IMD3 典型值 81dBc，THD 典型值 - 81dBc（1kHz），噪聲譜密度（NSD）典型 160dBc/Hz；支持 2x/4x/8x/16x 插值濾波，阻帶衰減 > 90dB。
• 功耗表現(xiàn) ：1.25 GSPS 采樣率、4x 插值、混頻器開(kāi)啟時(shí)功耗 1.27W；掉電模式功耗僅 95mW，支持通道獨(dú)立休眠，兼顧高性能與低功耗需求。

二、關(guān)鍵功能模塊與工作原理

1. 核心功能模塊

• 多通道信號(hào)處理 ：
  • 四通道獨(dú)立 16 位 DAC 核心，支持單端 / 差分輸出，可通過(guò)變壓器驅(qū)動(dòng) 50Ω 負(fù)載（推薦 4:1 阻抗比變壓器，輸出 1Vpp 差分電壓）。
  • 集成 2x-16x 數(shù)字插值濾波器（FIR0-FIR3）與 9 抽頭逆 sinc 濾波器（FIR4），可補(bǔ)償采樣保持電路的頻率滾降，優(yōu)化信號(hào)保真度。
• 靈活混頻與調(diào)制校正 ：
  • 內(nèi)置兩路獨(dú)立復(fù)雜混頻器（FMIX），搭配 32 位 NCO，支持任意頻率載波放置；同時(shí)提供省電型粗混頻器（CMIX），支持 ±n×Fs/8 固定頻率偏移，降低功耗。
  • 正交調(diào)制校正（QMC）模塊，支持 I/Q 通道增益、相位、偏移與群時(shí)延校正，可補(bǔ)償模擬調(diào)制器失衡，提升傳輸精度。
• 高速接口與同步 ：
  • 16 位 LVDS 輸入接口，支持 DDR 雙沿采樣，內(nèi)置 100Ω 終端電阻與 8 樣本 FIFO，兼容 GC5330，支持字寬（16 位）/ 字節(jié)寬（8 位 ×2）兩種輸入模式。
  • 支持多設(shè)備同步，提供單同步源 / 雙同步源模式，通過(guò) OSTR/SYNC 信號(hào)實(shí)現(xiàn)相位對(duì)齊，適配多天線、多通道發(fā)射系統(tǒng)。
• 輔助功能集成 ：
  • 內(nèi)置低抖動(dòng)時(shí)鐘倍頻 PLL，支持外部時(shí)鐘直接輸入或 PLL 倍頻模式，VCO 工作頻率 3.3GHz-4.0GHz。
  • 集成溫度傳感器、數(shù)據(jù)模式檢查器、奇偶校驗(yàn)功能，以及豐富報(bào)警監(jiān)測(cè)（FIFO 碰撞、時(shí)鐘丟失、PLL 失鎖等），提升系統(tǒng)可靠性。

2. 工作原理

• 數(shù)字輸入數(shù)據(jù)經(jīng) LVDS 接口傳入 FIFO 緩沖，通過(guò)插值濾波器提升采樣率后，經(jīng)混頻器（NCO 生成載波）實(shí)現(xiàn)信號(hào)上變頻，再通過(guò) QMC 模塊校正 I/Q 失衡，最終由 DAC 核心轉(zhuǎn)換為模擬電流輸出。
• 時(shí)鐘系統(tǒng)支持 PLL 倍頻或直接輸入，同步信號(hào)通過(guò) FIFO 讀寫(xiě)指針復(fù)位與時(shí)鐘 divider 同步，實(shí)現(xiàn)多設(shè)備輸出相位對(duì)齊；報(bào)警系統(tǒng)實(shí)時(shí)監(jiān)測(cè)關(guān)鍵節(jié)點(diǎn)狀態(tài)，異常時(shí)可自動(dòng)關(guān)閉 DAC 輸出。

三、應(yīng)用場(chǎng)景與設(shè)計(jì)建議

1. 典型應(yīng)用

• 蜂窩基站 ：多通道發(fā)射鏈路、分集發(fā)射系統(tǒng)，通過(guò)高采樣率與 QMC 校正提升信號(hào)傳輸質(zhì)量，支持 LTE-Advanced、載波聚合等技術(shù)。
• 寬帶通信 ：高速閉環(huán)系統(tǒng)、中頻（IF）上變頻傳輸，利用插值濾波與混頻功能簡(jiǎn)化外圍電路，降低系統(tǒng)復(fù)雜度。

2. 設(shè)計(jì)注意事項(xiàng)

• 電源與去耦 ：模擬電源（AVDD/CLKVDD）需使用低噪聲 LDO 供電，避免開(kāi)關(guān)電源噪聲耦合；所有電源引腳就近并聯(lián) 0.1μF 陶瓷電容，核心電源額外配置 1μF 鉭電容，模擬地與數(shù)字地單點(diǎn)連接。
• 接口與布線 ：
  • LVDS 信號(hào)線采用阻抗控制差分布線，長(zhǎng)度匹配誤差≤5ps，遠(yuǎn)離時(shí)鐘與電源鏈路，避免串?dāng)_。
  • 時(shí)鐘信號(hào)（DACCLKP/N/OSTRP/N）采用 LVPECL 驅(qū)動(dòng)，差分阻抗匹配至 100Ω，多設(shè)備同步時(shí)確保時(shí)鐘 skew≤300ps。
• 輸出與散熱 ：DAC 輸出電流需通過(guò)變壓器轉(zhuǎn)換為電壓信號(hào)，變壓器中心抽頭接地；底部裸露焊盤(pán)需通過(guò)過(guò)孔連接至 PCB 接地平面，大面積敷銅提升散熱效率。
• 同步與配置 ：多設(shè)備同步優(yōu)先選擇雙同步源模式，OSTR 信號(hào)與 DACCLK 需同源生成；通過(guò) SPI 接口配置寄存器時(shí)，需遵循上電時(shí)序（先供電→復(fù)位→配置寄存器→使能輸出），避免配置異常。

四、關(guān)鍵配置要點(diǎn)

• 插值與濾波 ：根據(jù)輸入數(shù)據(jù)率選擇插值倍數(shù)（2x-16x），寬頻信號(hào)建議開(kāi)啟逆 sinc 濾波器（FIR4），需提前預(yù)留 3dB 信號(hào)裕量避免飽和。
• 混頻與 QMC ：通過(guò) config2 寄存器啟用混頻器，config14/config15 配置 NCO 頻率；QMC 校正需通過(guò) config8-config17 寄存器設(shè)置增益、相位與偏移參數(shù)，群時(shí)延校正通過(guò) config46/config47 配置。
• 同步與報(bào)警 ：多設(shè)備同步需配置 config32 選擇同步源，PLL 模式下通過(guò) SYNC 信號(hào)復(fù)位 N 分頻器；報(bào)警功能通過(guò) config5/config7 配置，啟用 FIFO 碰撞、時(shí)鐘丟失等關(guān)鍵報(bào)警，異常時(shí)及時(shí)復(fù)位同步。