DAC34H84是非常低功耗、高動態(tài)范圍、四通道、16位 采樣率高達1.25 GSPS的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器（DAC）。

該設備包含簡化復雜發(fā)射架構(gòu)設計的功能： 2倍到16倍數(shù)字插值濾波器，具有超過90 dB的阻帶衰減，簡化了數(shù)據(jù) 界面和重建濾鏡。獨立的復雜混頻器允許靈活的載波布置。
*附件：dac34h84.pdf

高性能低抖動時鐘倍增器簡化了設備的時鐘管理，無需 對動態(tài)范圍有重大影響。數(shù)字正交調(diào)制器校正（QMC）使得 直接通道間增益、偏移、相位和群延遲的完整 IQ 補償 上轉(zhuǎn)換應用。

數(shù)字數(shù)據(jù)通過32位寬的LVDS數(shù)據(jù)總線輸入設備，該總線帶有片上 終止。寬總線允許處理非常高帶寬的信號。該裝置包括 包括先進先出（FIFO）、數(shù)據(jù)模式檢查器和奇偶校驗，以簡化輸入接口。接口還支持 多設備完全同步。

該裝置被表征為在整個工業(yè)溫度范圍內(nèi)的工作 可選擇196球、12x12毫米、0.8毫米間距BGA封裝。

DAC34H84非常低功耗，高帶寬支持，串擾性能優(yōu)越，動態(tài)性強 范圍和功能非常適合下一代通信系統(tǒng)。

特性

• 極低功耗：1.4瓦，1.25 GSPS
• 多DAC同步
• 可選2倍、4倍、8倍、16倍插值濾鏡
  • 阻帶衰減>90 dBc
• 靈活片上復雜混音
  • 兩臺獨立精細混音器，配備32位
    NCOs。
  • 節(jié)能粗攪拌器：± n×Fs/8
• 高性能、低抖動時鐘倍增
  PLL
• 數(shù)字I和Q校正
  • 增益、相位、偏移和群延遲
    校正
• 數(shù)字逆Sinc濾波器
• 32位DDR靈活LVDS輸入數(shù)據(jù)總線
  • 8 樣本輸入FIFO
  • 支持最高625 MSP的數(shù)據(jù)速率
  • 數(shù)據(jù)模式檢查器
  • 奇 偶 校驗
• 溫度傳感器
• 差分可擴展輸出：10mA至30mA
• 196-球，12x12毫米NFBGA（綠色/無鉛膠）

參數(shù)

方框圖

一、產(chǎn)品概述

DAC34H84 是德州儀器（TI）推出的低功耗、高動態(tài)范圍四通道 16 位 DAC，最高采樣率達 1.25GSPS，專為蜂窩基站、分集發(fā)射、寬帶通信等下一代高速通信系統(tǒng)設計。該器件集成豐富數(shù)字信號處理功能，支持多 DAC 精準同步，采用 32 位 LVDS 高速輸入接口，工作溫度覆蓋工業(yè)級（-40°C 至 85°C），僅提供 196 球 NFBGA（12mm×12mm）封裝，兼顧高密度集成與高性能需求。

二、核心技術(shù)參數(shù)

1. 基礎性能指標

• 分辨率與精度 ：16 位分辨率，微分非線性（DNL）±2 LSB，積分非線性（INL）±4 LSB，確保全碼范圍單調(diào)性；
• 采樣與帶寬 ：最高 DAC 采樣率 1.25GSPS（PLL 旁路模式），支持 2x/4x/8x/16x 插值濾波，阻帶衰減＞90dBc；
• 功耗表現(xiàn) ：1.25GSPS 模式下典型功耗 1.4W，掉電模式低至 150mW，支持多檔功耗配置；
• 電源與封裝 ：供電電壓涵蓋 1.2V（核心）與 3.3V（模擬 / IO），196 球 NFBGA 封裝，引腳間距 0.8mm，暴露熱焊盤優(yōu)化散熱。

2. 動態(tài)與信號性能

• 動態(tài)范圍 ：1.25GSPS、20MHz 輸出時無雜散動態(tài)范圍（SFDR）典型值 73dBc，三階交調(diào)失真（IMD3）78dBc；
• 噪聲特性 ：10MHz 時噪聲譜密度 160dBc/Hz，通道隔離度 95dBc，支持數(shù)字逆 sinc 濾波優(yōu)化頻率響應；
• 混頻能力 ：內(nèi)置兩個獨立 32 位 NCO 精細混頻器與節(jié)能粗混頻器（±n×Fs/8），支持靈活載波放置；
• 同步性能 ：支持多器件精準同步，時鐘抖動低，PLL 鎖定范圍 3.3GHz~4.0GHz。

三、關(guān)鍵功能特性

1. 數(shù)字信號處理功能

• 插值與濾波 ：2x~16x 可編程插值濾波器，搭配 9 抽頭逆 sinc 濾波器，降低后端模擬濾波壓力；
• Quadrature 調(diào)制校正（QMC） ：支持四通道獨立增益、相位、偏移及群延遲校正，消除調(diào)制失真，提升寬頻帶系統(tǒng)性能；
• 復雜混頻 ：雙路徑獨立精細混頻器支持任意頻率偏移，粗混頻器降低功耗，兩種模式按需切換；
• 數(shù)據(jù)校正 ：內(nèi)置溫度傳感器、8 樣本 FIFO 緩沖、數(shù)據(jù)模式檢查器與奇偶校驗功能，提升系統(tǒng)可靠性。

2. 接口與同步功能

• 高速輸入接口 ：32 位 LVDS 總線（分 AB/CD 雙 16 位通道），支持 DDR 模式，數(shù)據(jù)速率最高 625MSPS，內(nèi)置 100Ω 終端電阻；
• 時鐘與同步 ：低抖動 PLL 時鐘倍頻器，支持 PLL 旁路 / 使能兩種模式，OSTR/SYNC 引腳實現(xiàn)多器件相位對齊，支持雙同步源模式確保精準時序控制；
• 串行控制 ：3 線 / 4 線 SPI 兼容接口，支持寄存器讀寫，內(nèi)置豐富報警監(jiān)控功能（FIFO 碰撞、時鐘丟失、PLL 失鎖等）。

3. 靈活配置特性

• 輸出調(diào)節(jié) ：差分輸出電流 10mA~30mA 可調(diào)，通過 BIASJ 引腳外接 1.28kΩ 電阻設定 30mA 滿量程電流；
• 功耗模式 ：支持正常模式與掉電模式，掉電時各電源軌電流顯著降低，可單獨控制四通道睡眠狀態(tài)；
• 參考源 ：內(nèi)置 1.2V 基準源（可禁用），支持外部基準輸入（0.6V~1.25V），EXTIO 引腳兼具參考輸入 / 輸出功能。

四、應用與設計要點

1. 典型應用場景

• 蜂窩基站（2G/3G/4G/LTE-Advanced）多通道發(fā)射鏈路；
• 寬帶通信系統(tǒng)、多天線分集發(fā)射系統(tǒng)；
• 電壓控制振蕩器（VCO）調(diào)諧、高精度高速測試測量儀器。

2. 硬件設計建議

• 電源與去耦 ：1.2V 核心電源（DACVDD/DIGVDD/CLKVDD）與 3.3V 模擬 / IO 電源（AVDD/IOVDD/PLLAVDD）需獨立供電，就近放置 0.1μF+1μF+10μF 多級去耦電容，模擬地與數(shù)字地采用單點連接或完整地平面；
• 時鐘設計 ：PLL 模式需外接環(huán)路濾波器（推薦 1kΩ 電阻），建議使用低抖動時鐘分配器件（如 CDCE62005），DACCLK 與 OSTR 信號需嚴格控制相位差；
• 布局規(guī)范 ：LVDS 信號線采用 50Ω 阻抗控制差分布線，模擬輸出與數(shù)字信號線分開布局，暴露熱焊盤焊接至地平面，避免跨分割區(qū)域布線；
• 負載驅(qū)動 ：輸出端建議通過 RF 變壓器匹配 50Ω 負載，支持 1:1 或 4:1 阻抗比配置，避免超出輸出合規(guī)電壓范圍（-0.5V~0.6V）。

3. 接口與編程

• 數(shù)據(jù)接口 ：32 位 LVDS 輸入分 AB/CD 雙路徑，支持字節(jié) / 字寬模式，數(shù)據(jù)格式為偏移二進制或二進制補碼，未使用引腳需接固定電平；
• 寄存器配置 ：通過 SPI 接口配置插值率、混頻參數(shù)、QMC 校正系數(shù)等，支持軟件復位與多模塊同步，寄存器地址范圍 0x00~0x7F；
• 同步配置 ：多 DAC 同步需啟用雙同步源模式，通過 OSTR（PLL 禁用）或 SYNC（PLL 啟用）信號實現(xiàn)相位對齊，F(xiàn)IFO 讀寫指針獨立復位確保時序一致性。

五、產(chǎn)品優(yōu)勢與選型適配

• 優(yōu)勢：四通道高密度集成設計，16 位高分辨率搭配 1.25GSPS 高速采樣，集成雙 NCO 混頻與完整 QMC 校正，多器件同步能力強，功耗與性能均衡；
• 適配場景：適用于對通道密度、動態(tài)范圍、采樣速率要求嚴苛的高速通信系統(tǒng)，尤其適合基站多通道發(fā)射鏈路、寬帶信號生成等場景，可直接替換同系列雙路器件（如 DAC3482），兼容性強。